多路徑電感結構及其制造方法與流程

本發明涉及半導體制造領域，尤其涉及一種多路徑電感結構及其制造方法。

背景技術：

隨著無線移動通信技術的迅猛發展，射頻集成電路(RFIC，Radio Frequency Integrated Circuit)變得越來越重要，射頻集成電路是一種工作在300MHz～300GHz頻率范圍內的集成電路。并且由于硅基集成電路制造成本相對較低，使得硅基射頻集成電路對GaAs基集成電路具有相當大的競爭力。

在射頻集成電路中，電感器起著非常重要的作用，成為一種關鍵的電子元器件而廣泛地應用在各種射頻集成電路中，例如電壓控振蕩器(VCO，Voltage Control Oscillator)、低噪聲放大器(LNA，Low-noise Amplifier)以及混頻器(mixer)等都需要使用電感器。

評價電感器性能好壞的一個重要指標是品質因子Q，品質因子Q的定義是：儲存于電感器中的能量和每一震蕩周期損耗能量的比。品質因子Q越高，電感器的效率就越高。影響品質因子Q的因素有：金屬線圈的歐姆損耗、電感器的寄生電容以及襯底的損耗。其中，金屬線圈的歐姆損耗包含直流歐姆損耗和交流歐姆損耗：在低頻時，電流較均勻地分布在線圈的橫截面上，線圈的直流電阻決定歐姆損耗；在高頻時，電流會由于趨膚效應或鄰近效應而只分布在線圈的部分區域，導致導電面積減小而使得有效電阻和歐姆損耗增加，使得品質因子Q下降。

可見，在高頻時，由于趨膚效應和鄰近效應，電感金屬線圈中的電流并不均勻分布于線圈中而只分布于線圈部分區域如表面，這導致線圈的導電面積減小而使得有效電阻增加。為了解決這個問題，現有技術通過將電感分為多個導 電路徑從而增加有效導電面積(線圈表面積)而提高電感的高頻Q值。請參考圖1和圖2，圖1為現有技術中多路徑電感結構示意圖，圖2為沿著圖1中A-A’的剖面示意圖，電感10具有多個線圈，并且每個線圈還被刻蝕分為多個導電路徑11，每個導電路徑11之間相互隔離，如圖2所示。然而，當路徑數大于3時，電流很難均勻分布于各個導電路徑中，從而導致電感實際有效導電面積低于預期而降低了該種方法的有效性；同時，由于橫截面的減小，這種方法會導致直流電阻的增加而使得電感在低頻時的品質因子下降。

技術實現要素：

本發明的目的在于提供一種多路徑電感結構及其制造方法，能夠使多路徑電感結構中的電感在所有頻率下性能(Q值)均有所提高。

為了實現上述目的，本發明提出了一種多路徑電感結構，包括：底部、半刻蝕結構和連接結構，所述半刻蝕結構和連接結構均位于所述底部上，所述半刻蝕結構為多條在第一方向平行排列的條形，所述連接結構為多條平行排列在第二方向的條形，所述連接結構連接所述半刻蝕結構。

進一步的，在所述的多路徑電感結構中，所述半刻蝕結構為三條平行排列的條形。

進一步的，在所述的多路徑電感結構中，所述連接結構連接在所述三條半刻蝕結構之間。

進一步的，在所述的多路徑電感結構中，所述多路徑電感結構的材質為銅或鋁。

進一步的，在所述的多路徑電感結構中，所述多路徑電感結構為螺旋狀。

在本發明中，還提出了一種多路徑電感結構的形成方法，用于制造如上文所述的多路徑電感結構，包括步驟：

提供襯底；

在所述襯底上形成電感材料；

對所述電感材料進行部分刻蝕，形成底部、半刻蝕結構及連接結構。

進一步的，在所述的多路徑電感結構的形成方法中，所述刻蝕采用干法刻蝕。

進一步的，在所述的多路徑電感結構的形成方法中，所述半刻蝕結構通過一步刻蝕形成。

與現有技術相比，本發明的有益效果主要體現在：在形成多路徑電感結構時，不對其進行刻蝕分開，形成半刻蝕結構和連接結構，由于半刻蝕結構的底部相連，連接結構則不進行任何刻蝕，從而半刻蝕結構使得每條導電路徑的電流分布均勻，而連接結構除進一步增加了每條導電路徑電流分布的均勻性外，還降低了直流電阻，從而提高了多路徑電感結構的性能，增加所有頻率下的Q值以及自諧振頻率f_SR。

附圖說明

圖1為現有技術中電感結構俯視圖；

圖2為沿著圖1中A-A’的剖面示意圖；

圖3為本發明一實施例中多路徑電感結構的局部俯視圖；

圖4為沿著圖3中B-B’的剖面示意圖；

圖5為沿著圖3中C-C’的剖面示意圖。

具體實施方式

下面將結合示意圖對本發明的多路徑電感結構及其制造方法進行更詳細的描述，其中表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然實現本發明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發明的限制。

為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發明由于不必要的細節而混亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實現開發者的特定目標， 例如按照有關系統或有關商業的限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規工作。

在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。

如背景技術所說，當電感的每一線圈被分為多個路徑的結構時，導致電感性能提高有限的原因是因為電流無法均勻分布在所述電感的每個導電路徑上，從而致使性能下降。因此，本發明的核心思想則是將電流均勻分配至導電路徑上，解決上述問題。請參考圖3和圖4，即在形成電感100后，形成多路徑電感結構時，僅僅刻蝕部分電感材料，使多路徑電感的下部分依舊聯合在一起，從而能夠避免現有技術中電流分配不均勻的現象。

基于上述原理，本發明提出了一種多路徑電感結構，請參考圖3和圖4，包括：襯底(圖未示出)、底部110、半刻蝕結構120和連接結構130，所述半刻蝕結構120和連接結構130均位于所述底部110上，所述半刻蝕結構120為多條在第一方向平行排列的條形，如圖第一方向為豎直方向；所述連接結構130為多條平行排列在第二方向的條形，如圖第二方向為水平方向，所述連接結構130連接所述半刻蝕結構120。

具體的，所述多路徑電感結構的材質為銅或鋁，且所述多路徑電感結構為螺旋狀(圖未示出整體結構)，能夠增加整體電感的Q值。所述襯底材質可以為硅。

在本實施例中，所述半刻蝕結構120為三條平行排列的條形，所述連接結構130連接在所述三條半刻蝕結構120之間，從而能夠使位于中間的半刻蝕結構120的電流分布更加均勻。

在本實施例的另一方面，還提出了一種多路徑電感結構的形成方法，用于 制造如上文所述的多路徑電感結構，包括步驟：

提供襯底；

在所述襯底上形成電感材料；

對所述電感材料進行部分刻蝕，形成底部110、半刻蝕結構120及連接結構130。

采用此種部分刻蝕的方法形成多路徑電感結構除了能提高電感的Q值外，對布圖(layout)不敏感，具有一定的工藝窗口。其中，所述刻蝕采用干法刻蝕，通過控制刻蝕時間來決定刻蝕程度，并且，在進行刻蝕時，半刻蝕結構120可以通過一步刻蝕形成，并且不對連接結構130進行任何刻蝕，使連接結構130的橫截面積更大，一步刻蝕能夠減小制作成本，并且此時僅僅需要一次光罩，不會增加額外成本。

在圖4中，多路徑電感線圈的底部110連接在一起，使得各路徑在橫截面上的電流分配變得均勻從而提高了電感的高頻品質因子Q值。然而，從圖2可以看到多路徑電感結構同時會使電感線圈橫截面減小，使得線圈的直流電阻增大從而降低了電感在低頻時的品質因子Q值，因此僅將線圈底部110連接在一起雖然提高了電感高頻性能，但同時會損失線圈的低頻性能。為了提高線圈的低頻性能，在圖4的基礎上，在圖2的多路徑電感結構中，每隔一段距離便將電感線圈通過連接結構130連接在一起，如圖5所示，該連接結構除進一步增加了每條導電路徑電流分布的均勻性外，還降低了整個線圈的直流電阻，從而實現了電感在各個頻率的品質因子Q值的同時提高。

綜上，在本發明實施例提供的多路徑電感結構及其制造方法中，在形成多路徑電感結構時，不對其進行刻蝕分開，形成半刻蝕結構和連接結構，由于半刻蝕結構的底部相連，連接結構則不進行任何刻蝕，從而實現半刻蝕結構和連接結構的電流均勻分布，此外，由于連接結構連接多條半刻蝕結構，該連接結構除進一步增加了每條導電路徑電流分布的均勻性外，還降低了整個線圈的直流電阻，從而可以提高整個多路徑電感結構的性能，增加所有頻率的Q值以及 自諧振頻率f_SR。

上述僅為本發明的優選實施例而已，并不對本發明起到任何限制作用。任何所屬技術領域的技術人員，在不脫離本發明的技術方案的范圍內，對本發明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發明的技術方案的內容，仍屬于本發明的保護范圍之內。