具有改善的導通電阻值和改善的擊穿電壓的高壓集成電路的制作方法

本申請要求于2015年11月23日提交的第10-2015-0163846號韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的各種實施例涉及高壓集成器件，更具體地，涉及具有改善的導通電阻值和改善的擊穿電壓的高壓集成器件。

背景技術：

具有控制器和驅動器二者功能的集成器件被稱作為智能電源器件。通常，智能電源器件的輸出電路可以被設計成包括以高壓操作的高壓集成器件，例如橫向雙擴散MOS(LDMOS)晶體管。在高壓集成器件中，LDMOS晶體管的擊穿電壓，例如漏極結擊穿電壓和柵極電介質擊穿電壓是直接影響LDMOS晶體管的穩定操作的重要因素。另外，LDMOS晶體管的導通電阻(Ron)值也是影響LDMOS晶體管的電氣特性的重要因素，例如LDMOS晶體管的電流驅動能力。

為了改善LDMOS晶體管的漏極結擊穿電壓，必須降低漏極區與溝道區之間的漂移區的摻雜濃度，或者必須增加與漂移區中的電流路徑的長度相對應的漂移區中的載流子的漂移長度。然而，在這種情況下，LDMOS晶體管的電流驅動能力可能降低，并且LDMOS晶體管的導通電阻(Ron)增加。

相反地，如果漏極區與溝道區之間的漂移區的摻雜濃度增加，或者漂移區中的漂移長度減小，則可以減小LDMOS晶體管的導通電阻(Ron)，并且可以提高LDMOS晶體管的電流驅動能力。然而，可以降低LDMOS晶體管的漏極結擊穿電壓。即，在LDMOS晶體管中，導通電阻和漏極結擊穿電壓可以處于折中關系。

技術實現要素：

各種實施例涉及具有改善的導通電阻值和改善的擊穿電壓的高壓集成器件。

根據一個實施例，一種高壓集成器件包括：具有第一導電性的半導體層；具有第二導電性的源極區和具有第二導電性的漂移區，它們設置在半導體層內，并且通過溝道區而彼此間隔開；漏極區，具有第二導電性并且設置在漂移區內；柵絕緣層，設置在溝道區之上；第一場絕緣層和第二場絕緣層，設置在漂移區之上并且在溝道區與漏極區之間，其中，第一場絕緣層和第二場絕緣層彼此間隔開；絕緣層，設置在漂移區之上，并且位于第一場絕緣層與第二場絕緣層之間；以及柵電極，設置在柵絕緣層、第一場絕緣層、絕緣層以及第二場絕緣層之上，其中，第一場絕緣層與溝道區相鄰接，而第二場絕緣層與漏極區相鄰接。

根據另一個實施例，一種高壓集成器件包括：具有第一導電性的半導體層；具有第二導電性的源極區和具有第二導電性的漂移區，它們設置在半導體層內，并且通過溝道區彼此間隔開；漏極區，具有第二導電性并且設置在漂移區內；柵絕緣層，設置在溝道區之上；至少三個場絕緣層，設置在漂移區之上，并且在溝道區與漏極區之間，其中，場絕緣層彼此間隔開；絕緣層，每個絕緣層設置在漂移區之上，并且每個絕緣層位于場絕緣層之間；以及柵電極，設置在柵絕緣層、場絕緣層和絕緣層之上。

附圖說明

結合附圖和所附具體的描述，本發明的各種實施例將變得更加顯而易見。

圖1為圖示根據一個實施例的高壓集成器件的截面圖。

圖2為圖示圖1所示的高壓集成器件處于導通狀態的截面圖。

圖3為圖示圖1所示的高壓集成器件處于關斷狀態的截面圖。

圖4為圖示根據另一個實施例的高壓集成器件的截面圖。

圖5為圖示根據另一個實施例的高壓集成器件的截面圖。

圖6為圖示根據另一個實施例的高壓集成器件的截面圖。

圖7為圖示根據另一個實施例的高壓集成器件的截面圖。

具體實施方式

將理解的是，盡管在本文中可以使用術語第一、第二、第三等來描述各種元件，但是這些元件不應當局限于這些術語。這些術語僅用于將一個元件與另一個元件區分開。因而，在不脫離本發明的教導的情況下，在一些實施例中的第一元件在其它實施例中可以被稱為第二元件。

還將理解的是，當一個元件被稱為位于另一個元件“上”、“之上”、“以上”、“下”、“之下”、“下方”、“側面”或者“旁邊”，其可以直接與另一個元件接觸，或者在它們之間可以存在至少一個中間元件。因此，在本文中所使用的例如“上”、“之上”、“以上”、“下”、“之下”、“下方”、“側面”或者“旁邊”等的術語是出于僅描述兩個元件的位置關系的目的，并非旨在限制本發明的范圍。

還將理解的是，當一個元件被稱為與另一個元件“連接”或者“耦接”時，其可以直接與其它元件連接或耦接，或者可以存在中間元件。相反地，當一個元件被稱為與另一個元件“直接連接”或者“直接耦接”時，不存在中間元件。

圖1為圖示根據一個實施例的高壓集成器件100的截面圖。參見圖1，高壓集成器件可以為橫向雙擴散MOS(LDMOS)晶體管。高壓集成器件100可以包括第一導電類型的半導體層102，例如P型半導體層。在一個實施例中，P型半導體層102可以為摻雜有P型雜質的襯底。在另一個實施例中，P型半導體層102可以為設置在襯底中的P型擴散層。在另一個實施例中，P型半導體層102可以為生長在襯底上的P型外延層。P型半導體層102可以具有由溝槽隔離層104限定的有源區。

P型體區106可以設置在P型半導體層102的第一上部。N型源極區110和P型體接觸區112可以設置在P型體區106的上部。N型源極區110的側壁可以直接接觸P型體接觸區112的側壁。第一溝道區114形成在鄰接于與P型體接觸區112相對的N型源極區110的另一個側壁的P型體區106的上部內。

N型源極區110和P型體接觸區112可以共同地電連接至源極端子S。第二導電類型的漂移區108(例如，N型漂移區)可以設置在P型半導體層102的第二上部內。N型漂移區108可以設置成與P型體區106間隔開。P型體區106與N型漂移區108之間的P型半導體層102的上部可以與第二溝道區116相對應。

第一溝道區114和第二溝道區116組合，可以構成溝道區。溝道區的長度可以與N型源極區110與N型漂移區108之間的距離相對應。即，溝道區的長度可以為第一溝道區114的長度和第二溝道區116的長度之和。

N型漏極區118可以設置在N型漂移區108的上部內。N型漏極區118可以與漏極端子D電連接。溝道區114+116的上表面可以與N型漂移區108的上表面共面。

柵絕緣層120可以設置在第一溝道區114和第二溝道區116上。第一絕緣層131、第二絕緣層132和第三絕緣層133可以橫向地設置在N型漂移區108上，并且在第二溝道區116與N型漏極區118之間。第一絕緣層131的側壁可以直接接觸柵絕緣層120的側壁。與柵絕緣層120直接接觸的第一絕緣層131的側壁可以對齊于與第二溝道區116接觸的N型漂移區108的側壁。

與柵絕緣層120相對的第一絕緣層131的另一個側壁可以直接接觸第二絕緣層132的側壁。與第一絕緣層131相對的第二絕緣層132的另一個側壁可以直接接觸第三絕緣層133的側壁。與第二絕緣層132相對的第三絕緣層133的另一個側壁可以與N型漏極區118的側壁對齊。

在一個實施例中，第二絕緣層132可以大體上具有與柵絕緣層120相同的厚度。在另一個實施例中，第二絕緣層132可以具有大于柵絕緣層120的厚度的厚度。第一絕緣層131可以大體上具有與第三絕緣層相同的厚度，并且第一絕緣層131和第三絕緣層133可以比第二絕緣層132厚。在一個實施例中，第一絕緣層131和第三絕緣層133中的每個可以為第二絕緣層132的厚度的至少三十倍。

在將第一絕緣層131和第三絕緣層133用作場絕緣層時，第二絕緣層132可以用作柵絕緣層120，使得當高壓集成器件100導通時，載流子(例如，電子)累積在N型漂移區108的上部內。沿著溝道長度方向測量的第一絕緣層131的第一長度L1可以大體上等于沿著溝道長度方向測量的第三絕緣層133的第二長度L2。在一個實施例中，第一絕緣層131和第三絕緣層133的每個可以包括例如高溫氧化物(HTO)層的電介質層。

在第二溝道區116與N型漏極區118之間的N型漂移區108的上部可以分為第一N型漂移區108A、第二N型漂移區108B以及第三N型漂移區108C。第一N型漂移區108A可以與第一絕緣層131垂直重疊，并且可以接觸第二溝道區116。第三N型漂移區108C可以與第三絕緣層133垂直重疊，并且可以接觸N型漏極區118。第二N型漂移區108B可以與第二絕緣層132垂直重疊，并且可以與第一N型漂移區108A和第三N型漂移區108C之間的區域相對應。柵電極140可以設置在柵絕緣層120、第一絕緣層131、第二絕緣層132和第三絕緣層133上。柵電極140可以與柵極端子G電連接。

圖2為圖示圖1所示的高壓集成器件100處于導通狀態的截面圖。在圖2中，與圖1所用的相同的附圖標記或者相同的附圖標識符表示相同的元件。參見圖2，當將接地電壓(即，0V)施加至源極端子S，并且將大于閾值電壓的正柵極電壓(即，+Vg)以及正漏極電壓(即，+Vd)分別地施加至柵極端子G和漏極端子D時，高壓集成器件100可以導通。當高壓集成器件100導通時，溝道反型層可以形成在第一溝道區114和第二溝道區116內。在這種情況下，如箭頭所示，載流子(例如，電子)可以從N型源極區110經由溝道反型層和N型漂移區108的上部而向N型漏極區118漂移。因此，電流可以從漏極端子D流向源極端子S。

高壓集成器件100的導通電阻特性會受到N型漂移區108內的電流路徑長度和摻雜濃度(即，N型漂移區108的雜質濃度)的影響。例如，如果減小在N型漂移區108內的電子移動路徑的長度，則可以改善高壓集成器件100的導通電阻特性。相反地，如果增加在N型漂移區108內的電子移動路徑的長度，則可以降低高壓集成器件100的導通電阻特性。另外，如果N型漂移區108的摻雜濃度增大，則可以改善高壓集成器件100的導通電阻特性。相反地，如果N型漂移區108的摻雜濃度降低，則可以降低高壓集成器件100的導通電阻特性。

在N型漂移區109內的電子漂移長度的增加會導致高壓集成器件100所占據的平面面積的增加。因而，在N型漂移區108內的電子漂移長度的增加可能不適用于高壓集成半導體器件。當N型漂移區108的摻雜濃度增大時，可以改善高壓集成器件100的導通電阻特性。然而，在這種情況下，會降低高壓集成器件100的漏極結擊穿電壓特性。

根據實施例，當將正柵極電壓+Vg施加至柵極端子G時，累積層180可以形成在第二N型漂移區108B內，并且在第二絕緣層132之下。累積層180內的N型雜質的濃度可以大于在N型漂移區108的其它區域內的N型雜質的濃度。因而，當導通高壓集成器件100以設置累積層180時，可以增加從N型源極區110漂移向N型漏極區118的電子量，以改善高壓集成器件100的導通電阻特性。即使在高壓集成器件100導通時，累積層180中的N型雜質的濃度增加，由于用作場絕緣層的第一絕緣層131和第三絕緣層133(尤其地，第一絕緣層131)的存在，也不會增加與P型半導體層102和N型漂移區108之間的結相鄰的N型漂移區108內的N型雜質的濃度。因而，可以不降低N型漂移區108的結擊穿電壓特性。

圖3為圖示圖1所示的高壓集成器件100的關斷狀態的截面圖。在圖3中，與圖1所用的相同的附圖標記或者相同的附圖標識符表示相同的元件。參見圖3，當將接地電壓(即，0V)施加至源極端子S和柵極端子G，并且將正漏極關斷電壓(即，+Vdoff)施加至漏極端子D時，可以關斷高壓集成器件100。在這種情況下，由于將反向偏壓施加為穿過在P型半導體層102與N型漂移區108之間的P-N結，所以可以耗盡與P-N結相鄰的P型半導體層102與N型漂移區108。在這種情況下，如虛線190所示，可以加寬在N型漂移區108內并且在第二絕緣層132之下的耗盡區，以在高壓集成器件100關斷時改善N型漂移區108的結擊穿電壓特性。

圖4為圖示根據另一個實施例的高壓集成器件200的截面圖。參見圖4，高壓集成器件200可以包括第一導電類型的半導體層202，例如，P型半導體層。在一個實施例中，P型半導體層202可以為摻雜有P型雜質的襯底。在另一個實施例中，P型半導體層202可以為設置在襯底內的P型擴散層。在又一個實施例中，P型半導體層202可以為生長在襯底上的P型外延層。P型半導體層202可以具有由溝槽隔離層204限定的有源區。

P型體區206可以設置在P型半導體層202的第一上部內。N型源極區210和P型體接觸區212可以設置在P型體區206的上部內。N型源極區210的側壁可以直接接觸P型體接觸區212的側壁。鄰接于與P型體接觸區212相對的N型源極區210的另一個側壁的P型體區206的上部可以對應于第一溝道區214。

N型源極區210和P型體接觸區212可以共同地電連接至源極端子S。第二導電類型的漂移區208(例如，N型漂移區)可以設置在P型半導體層202的第二上部內。N型漂移區208可以設置成與P型體區206間隔開。

在P型體區206與N型漂移區208之間的P型半導體層202的上部可以與第二溝道區216相對應。第一溝道區214和第二溝道區216組合，可以構成溝道區。溝道區的長度可以與N型源極區210和N型漂移區208之間的距離相對應。即，溝道區的長度可以為第一溝道區214的長度和第二溝道區214的長度之和。N型漏極區218可以設置在N型漂移區208的上部內。N型漏極區218可以與漏極端子D電連接。

柵絕緣層220可以設置在第一溝道區214和第二溝道區216上。第一絕緣層231、第二絕緣層232和第三絕緣層233可以橫向設置(即，以并排方式)在第二溝道區216與N型漏極區218之間的N型漂移區208上。第一絕緣層231可以具有第一側壁231S1和第二側壁231S2，它們沿著溝道長度方向彼此間隔開，并且彼此相對。第一絕緣層231的第一側壁231S1可以直接接觸柵絕緣層220的側壁。第一絕緣層231的第一側壁231S1可以對齊于與第二溝道區216接觸的N型漂移區208的側壁。第一絕緣層231的第二側壁231S2可以直接接觸第二絕緣層232的側壁。

第一絕緣層231的第一側壁231S1和第二側壁231S2可以具有傾斜的輪廓。即，第一絕緣層231的第一側壁231S1和第二側壁231S2可以具有正的傾斜輪廓，使得第一絕緣層231在溝道長度方向上的長度從N型漂移區208的上表面起向上逐漸地減小。

第三絕緣層233可以具有第一側壁233S1和第二側壁233S2，它們沿著溝道長度方向彼此間隔開，并且彼此相對。第三絕緣層233的第一側壁233S1可以直接接觸與第一絕緣層231相對的第二絕緣層232的另一個側壁。第三絕緣層233的第二側壁233S2可以與N型漏極區218的側壁對齊。

第三絕緣層233的第一側壁233S1和第二側壁233S2可以具有傾斜的輪廓。即，第三絕緣層233的第一側壁233S1和第二側壁233S2可以具有正的傾斜輪廓，使得第三絕緣層233在溝道長度方向上的長度從N型漂移區208的上表面起向上逐漸地減小。由于第一絕緣層231和第三絕緣層233的側壁具有正的傾斜輪廓，所以可以降低穿過與第一絕緣層231鄰接的柵絕緣層220的邊緣的電場，以及穿過與第一絕緣層231和第三絕緣層233鄰接的第二絕緣層232的兩個邊緣的電場。

在一個實施例中，第二絕緣層232可以具有大體上與柵絕緣層220相同的厚度。在另一個實施例中，第二絕緣層232可以具有大于柵絕緣層220的厚度的厚度。第一絕緣層231可以具有大體上與第三絕緣層233相同的厚度，并且第一絕緣層231和第三絕緣層233可以比第二絕緣層232厚。

在一個實施例中，第一絕緣層231和第三絕緣層233中的每個可以為第二絕緣層232的厚度的至少三十倍。在將第一絕緣層231和第三絕緣層233用作場絕緣層時，第二絕緣層232可以用作柵絕緣層220，使得當高壓集成器件200導通時，載流子(例如，電子)累積在N型漂移區208的上部內。

第一絕緣層231在溝道長度方向上的長度可以大體上等于第三絕緣層233在溝道長度方向上的長度。在一個實施例中，第一絕緣層231和第三絕緣層233可以包括電介質層，例如高溫氧化物(HTO)層。

在第二溝道區216與N型漏極區218之間的N型漂移區208的上部可以分成第一N型漂移區208A、第二N型漂移區208B和第三N型漂移區208C。第一N型漂移區208A可以與第一絕緣層231垂直重疊，并且可以接觸第二溝道區216。第三N型漂移區208C可以與第三絕緣層233垂直重疊，并且可以接觸N型漏極區218。第二N型漂移區208B可以與第二絕緣層232垂直重疊，并且可以對應于第一N型漂移區208A與第三N型漂移區208C之間的區域。

當高壓集成器件200導通時，累積層280可以形成在第二N型漂移區208B的上部內，并且減小高壓集成器件200的導通電阻值。柵電極240可以設置在柵絕緣層220、第一絕緣層231、第二絕緣層232和第三絕緣層233上。柵電極240可以與柵極端子G電連接。

圖5為圖示根據另一實施例的高壓集成器件300的截面圖。參見圖5，高壓集成器件300可以包括第一導電類型的半導體層302，例如，P型半導體層。在一個實施例中，P型半導體層302可以為摻雜有P型雜質的襯底。在另一個實施中，P型半導體層302可以為設置在襯底內的P型擴散層。在又一個實施例中，P型半導體層302可以為生長在襯底上的P型外延層。P型半導體層302可以具有由溝槽隔離層304限定的有源區。

P型體區306可以設置在P型半導體層302的第一上部內。N型源極區310和P型體接觸區312可以設置在P型體區306的上部內。N型源極區310的側壁可以直接接觸P型體接觸區312的側壁。鄰接于與P型體接觸區312相對的N型源極區310的另一個側壁的P型體區306的上部可以對應于第一溝道區314。N型源極區310和P型體接觸區312可以共同地電連接至源極端子S。

第二導電類型的漂移區308(例如，N型漂移區)可以設置在P型半導體層302的第二上部內。N型漂移區308可以設置成與P型體區306間隔開。P型體區306與N型漂移區308之間的P型半導體層302的上部可以對應于第二溝道區316。

第一溝道區314和第二溝道區316組合，可以構成溝道區。溝道區的長度可以對應于N型源極區310與N型漂移區308之間的距離。即，溝道區的長度可以為第一溝道區314的長度與第二溝道區316的長度之和。N型漏極區318可以設置在N型漂移區308的上部內。N型漏極區318可以與漏極端子D電連接。

柵絕緣層320可以設置在第一溝道區314和第二溝道區316上。第一絕緣層331、第二絕緣層332和第三絕緣層333可以橫向設置在第二溝道區316與N型漏極區318之間的N型漂移區308上。

第一絕緣層331的側壁可以直接接觸柵絕緣層320的側壁。與柵絕緣層320直接接觸的第一絕緣層331的側壁可以對齊于與第二溝道區316接觸的N型漂移區308的側壁。與柵絕緣層320相對的第一絕緣層331另一個側壁可以直接接觸第二絕緣層332的側壁。

與第一絕緣層331相對的第二絕緣層332的另一個側壁可以直接接觸第三絕緣層333的側壁。與第二絕緣層332相對的第三絕緣層333的另一個側壁可以與N型漏極區318的側壁對齊。盡管在圖5中未示出，但是如參照圖4所述，第一絕緣層331和第三絕緣層333中的每個的兩個側壁可以具有正的傾斜輪廓。

在一個實施例中，第二絕緣層332可以具有與柵絕緣層320大體上相同的厚度。在另一個實施例中，第二絕緣層332可以具有大于柵絕緣層320的厚度的厚度。第一絕緣層331可以具有大體上與第三絕緣層333相同的厚度，并且第一絕緣層331和第三絕緣層333的每個可以比第二絕緣層332厚。

在一個實施例中，第一絕緣層331和第三絕緣層333中的每個可以為第二絕緣層332的厚度的至少三十倍。在將第一絕緣層層331和第三絕緣層333用作場絕緣層時，第二絕緣層332可以用作柵絕緣層層320，使得當高壓集成器件300導通時，載流子(例如，電子)累積在N型漂移區308的上部內。

第一絕緣層331在溝道長度方向上的第一長度L3可以小于第三絕緣層333在溝道長度方向上的第二長度L4。在一個實施例中，第三絕緣層333的第二長度L4可以為第一絕緣層331的第一長度L3的至少1.2倍。

當與N型漏極區318鄰接的第三絕緣層333的第二長度L4增大時，在高壓集成器件300操作時可以降低穿過具有相對減小的厚度的第二絕緣層332而產生的電場。因此，可以增大可允許的最大柵極電壓和/或可允許的最大漏極電壓而不擊穿第二絕緣層332。在一個實施例中，第一絕緣層331和第三絕緣層333可以包括電介質層，例如高溫氧化物(HTO)層。

第二溝道區316與N型漏極區318之間的N型漂移區308的上部可以分成第一N型漂移區308A、第二N型漂移區308B和第三N型漂移區308C。第一N型漂移區308A可以與第一絕緣層331垂直重疊，并且可以接觸第二溝道區316。第三N型漂移區308C可以與第三絕緣層333垂直重疊，并且可以接觸N型漏極區318。第二N型漂移區308B可以與第二絕緣層332垂直重疊，并且可以對應于在第一N型漂移區308A和第三N型漂移區308C之間的區域。

當高壓集成器件300導通時，累積層380可以形成在第二N型漂移區308B的上部內，并且減小高壓集成器件300的導通電阻值。柵電極340可以設置在柵絕緣層320、第一絕緣層331、第二絕緣層332和第三絕緣層333上。柵電極340可以與柵極端子G電連接。

圖6為圖示根據另一個實施例的高壓集成器件400的截面圖。參見圖6，高壓集成器件400可以包括第一導電類型的半導體層402，例如，P型半導體層。在一個實施例中，P型半導體層402可以為摻雜有P型雜質的襯底。在另一個實施例中，P型半導體層402可以為設置在襯底內的P型擴散層。在又一個實施例中，P型半導體層402可以為生長在襯底上的P型外延層。P型半導體層402可以具有由溝槽隔離層404限定的有源區。

P型體區406可以設置在P型半導體層402的第一上部內。N型源極區410和P型體接觸區412可以設置在P型體區406的上部內。N型源極區410的側壁可以直接接觸P型體接觸區412的側壁。鄰接于與P型體接觸區412相對的N型源極區410的另一個側壁的P型體區406的上部可以對應于第一溝道區414。N型源極區410和P型體接觸區412可以共同地電連接至源極端子S。

第二導電類型的漂移區408(例如，N型漂移區)可以設置在P型半導體層402的第二上部內。N型漂移區408可以設置成與P型體區406間隔開。P型體區406與N型漂移區408之間的P型半導體層402的上部可以對應于第二溝道區416。第一溝道區414和第二溝道區416組合，可以構成溝道區。溝道區的長度可以對應于N型源極區410與N型漂移區408之間的距離。即，溝道區的長度可以為第一溝道區414的長度與第二溝道區416的長度之和。N型漏極區418可以設置在N型漂移區408的上部內。N型漏極區418可以與漏極端子D電連接。

柵絕緣層420可以設置在第一溝道區414和第二溝道區416上。第一絕緣層431、第二絕緣層432、第三絕緣層433、第四絕緣層434和第五絕緣層435可以橫向設置在N型漂移區408上，并且在第二溝道區416與N型漏極區418之間。第一絕緣層431的側壁可以直接接觸柵絕緣層420的側壁。與柵絕緣層420直接接觸的第一絕緣層431的側壁可以對齊于與第二溝道區416接觸的N型漂移區的側壁。

與柵絕緣層420相對的第一絕緣層431的另一個側壁可以直接接觸第二絕緣層432的側壁。與第一絕緣層431相對的第二絕緣層432的另一個側壁可以直接接觸第三絕緣層433的側壁。與第二絕緣層432相對的第三絕緣層433的另一個側壁可以直接接觸第四絕緣層434的側壁。與第三絕緣層433相對的第四絕緣層434的另一個側壁可以直接接觸第五絕緣層435的側壁。與第四絕緣層434相對的第五絕緣層435的另一個側壁可以與N型漏極區418的側壁對齊。盡管在圖6中未示出，但是如參照圖4所述，第一絕緣層431、第三絕緣層433和第五絕緣層435中的每個的兩個側壁可以具有正的傾斜輪廓。

在一個實施例中，第二絕緣層432和第四絕緣層434可以具有大體上與柵絕緣層420相同的厚度。在另一個實施例中，第二絕緣層432和第四絕緣層434可以具有大于柵絕緣層420的厚度的厚度。第一絕緣層431、第三絕緣層433和第五絕緣層435可以具有大體上相同的厚度，以及第一絕緣層431、第三絕緣層433和第五絕緣層435可以比第二絕緣層432和第四絕緣層434厚。

在一個實施例中，第一絕緣層431、第三絕緣層433和第五絕緣層435中的每個可以為第二絕緣層432或者第四絕緣層434的至少三十倍。在將第一絕緣層431、第三絕緣層433和第五絕緣層435用作場絕緣層時，第二絕緣層432和第四絕緣層434可以用作如同柵絕緣層，使得載流子(例如，電子)在高壓集成器件400導通時累積在N型漂移區408的上部內。

第一絕緣層431在溝道長度方向上的第一長度L5、第三絕緣層433在溝道長度方向上的第二長度L6以及第五絕緣層435在溝道長度方向上的第三長度L7可以大體上彼此相等。在一個實施例中，第一絕緣層431、第三絕緣層433和第五絕緣層435可以包括電介質層，例如高溫氧化物(HTO)層。

第二溝道區416與N型漏極區418之間的N型漂移區408的上部可以分成第一N型漂移區408A、第二N型漂移區408B、第三N型漂移區408C、第四N型漂移區408D以及第五N型漂移區408E。第一N型漂移區408A可以與第一絕緣層431垂直重疊并且可以接觸第二溝道區416。第三N型漂移區408C可以與第三絕緣層433垂直重疊。第五N型漂移區408E可以與第五絕緣層435垂直重疊，并且可以接觸N型漏極區418。

第二N型漂移區408B可以與第二絕緣層432垂直重疊，并且可以對應于在第一N型漂移區408A和第三N型漂移區408C之間的區域。第四N型漂移區408D可以與第四絕緣層434垂直重疊，并且可以對應于在第三N型漂移區408C和第五N型漂移區408E之間的區域。

當高壓集成器件400導通時，第一累積層481和第二累積層482可以分別地形成在第二N型漂移區408B的上部和第四N型漂移區408D的上部內。因此，可以降低高壓集成器件400的導通電阻值。柵電極440可以設置在柵絕緣層420、第一絕緣層431、第二絕緣層432、第三絕緣層433、第四絕緣層434和第五絕緣層435之上。柵電極440可以與柵極端子G電連接。

根據參照圖6所述的實施例，可以通過適當地調節第二絕緣層432的長度(即，第一絕緣層431與第三絕緣層433之間的距離)和第四絕緣層434的長度(即，第三絕緣層433與第五絕緣層435之間的距離)來控制第一累積層481的長度和第二累積層482的長度。盡管圖6圖示了絕緣層(即，用作場絕緣層的第一絕緣層431、第三絕緣層433和第五絕緣層435)的數目為3的示例，但是本發明不限于此。

例如，在一些實施例中，可以將用作場絕緣層的四個或者更多個絕緣層設置在N型漂移區408上。在這種情況下，可以將用作場絕緣層的絕緣層和具有小于場絕緣層厚度的厚度的其它絕緣層沿溝道長度方向交替地設置在N型漂移區408上。在任何情況下，可以將用作場絕緣層的絕緣層中的兩個設置成分別地與第二溝道區416和N型漏極區418相鄰接。

圖7為圖示根據另一個實施例的高壓集成器件500的截面圖。參見圖7，高壓集成器件500可以包括第一導電類型的半導體層502，例如，P型半導體層。在一個實施例中，P型半導體層502可以為摻雜有P型雜質的襯底。在另一個實施例中，P型半導體層502可以為設置在襯底內的P型擴散層。在又一個實施例中，P型半導體層502可以為生長在襯底上的P型外延層。P型半導體層502可以具有通過溝槽隔離層504限定的有源區。

P型體區506可以設置在P型半導體層502的第一上部內。N型源極區510和P型體接觸區512可以設置在P型體區506的上部內。N型源極區510的側壁可以直接接觸P型體接觸區512的側壁。鄰接于與P型體接觸區512相對的N型源極區510的另一個側壁的P型體區506的上部可以對應于第一溝道區514。N型源極區510和P型體接觸區512可以共同地電連接至源極端子S。

第二導電類型的漂移區508(例如，N型漂移區)可以設置在P型半導體層502的第二上部內。N型漂移區508可以設置成與P型體區506間隔開。P型體區506與N型漂移區508之間的P型半導體層502的上部可以對應于第二溝道區516。第一溝道區514和第二溝道區516組合，可以構成溝道區。

溝道區的長度可以對應于N型源極區510與N型漂移區508之間的距離。即，溝道區的長度可以為第一溝道區514的長度與第二溝道區516的長度之和。N型漏極區518可以設置在N型漂移區508的上部內。N型漏極區518可以與漏極端子D電連接。

柵絕緣層520可以設置在第一溝道區514和第二溝道區516上。第一絕緣層531、第二絕緣層532、第三絕緣層533、第四絕緣層534和第五絕緣層535可以橫向地設置在第二溝道區516與N型漏極區518之間的N型漂移區508上。第一絕緣層531的側壁可以直接接觸柵絕緣層520的側壁。與柵絕緣層520直接接觸的第一絕緣層531的側壁可以對齊于與第二溝道區516接觸的N型漂移區508的側壁。

與柵絕緣層520相對的第一絕緣層531的另一個側壁可以直接接觸第二絕緣層532的側壁。與第一絕緣層531相對的第二絕緣層532的另一個側壁可以直接接觸第三絕緣層533的側壁。與第二絕緣層532相對的第三絕緣層533的另一個側壁可以直接接觸第四絕緣層534的側壁。

與第三絕緣層533相對的第四絕緣層534的另一個側壁可以直接接觸第五絕緣層535的側壁。與第四絕緣層534相對的第五絕緣層535的另一個側壁可以與N型漏極區518對齊。盡管在圖7中未示出，但是如參照圖4所述，第一絕緣層531、第三絕緣層533和第五絕緣層535中的每個的兩個側壁可以具有正的傾斜輪廓。

在一個實施例中，第二絕緣層532和第四絕緣層534可以具有大體上與柵絕緣層520相同的厚度。在另一個實施例中，第二絕緣層532和第四絕緣層534中的每個可以具有大于柵絕緣層520的厚度的厚度。第一絕緣層531、第三絕緣層533和第五絕緣層535可以具有大體上彼此相同的厚度。第一絕緣層531、第三絕緣層533和第五絕緣層535可以比第二絕緣層532和第四絕緣層534厚。

在一個實施例中，第一絕緣層531、第三絕緣層533和第五絕緣層535中的每個可以為第二絕緣層532或者第四絕緣層534的厚度的至少三十倍。當將第一絕緣層531、第三絕緣層533和第五絕緣層535用作場絕緣層時，第二絕緣層532和第四絕緣層534可以用作柵絕緣層520，使得載流子(例如，電子)在高壓集成器件500導通時累積在N型漂移區508的上部內。

第一絕緣層531在溝道長度方向上的第一長度L8、第三絕緣層533在溝道長度方向上的第二長度L9以及第五絕緣層535在溝道長度方向上的第三長度L10可以彼此不同。第一絕緣層531的第一長度L8可以小于第三絕緣層533的第二長度L9。第五絕緣層535的第三長度L10可以大于第三絕緣層533的第二長度L9。

在一個實施例中，第三絕緣層533的第二長度L9可以為第一絕緣層531的第一長度L8的至少1.2倍。第五絕緣層535的第三長度L10可以為第三絕緣層533的第二長度L9的至少1.2倍。由于鄰接于N型溝道區518的第五絕緣層535的第三長度L10大于第一絕緣層531和第二絕緣層532的其它的第一長度L8和第二長度L9，所以當高壓集成器件500操作時可以降低穿過具有相對減小的厚度的第五絕緣層534而產生的電場。因而，可以增大可允許的最大柵極電壓和/或可允許的最大漏極電壓而不會引起第四絕緣層534的擊穿。在一個實施例中，第一絕緣層531、第二絕緣層533和第五絕緣層535可以包括電介質層，例如高溫氧化物(HTO)層。

第二溝道區516與N型漏極區518之間的N型漂移區508的上部可以分成第一N型漂移區508A、第二N型漂移區508B、第三N型漂移區508C、第四N型漂移區508D和第五N型漂移區508E。第一N型漂移區508A可以與第一絕緣層531垂直重疊，并且可以接觸第二溝道區516。第三N型漂移區508C可以與第三絕緣層533垂直重疊。第五N型漂移區508E可以與第五絕緣層535垂直重疊，并且可以接觸N型漏極區518。

第二N型漂移區508B可以與第二絕緣層532垂直重疊，并且可以對應于第一N型漂移區508A與第三N型漂移區508C之間的區域。第四N型漂移區508D可以與第四絕緣層534垂直重疊，并且可以對應于第三N型漂移區508C與第五N型漂移區508E之間的區域。

當高壓集成器件500導通時，第一累積層581和第二累積層582可以分別地形成在第二N型漂移區508B的上部和第四N型漂移區508D的上部內。因此，可以降低高壓集成器件500的導通電阻值。柵電極540可以設置在柵絕緣層520、第一絕緣層531、第二絕緣層532、第三絕緣層533、第四絕緣層534和第五絕緣層535上。柵電極540可以與柵極端子G電連接。

根據參照圖7所述的實施例，可以通過適當地調節第二絕緣層532的長度(即，第一絕緣層531與第三絕緣層533之間的距離)和第四絕緣層534的長度(即，第三絕緣層533與第五絕緣層535之間的距離)來控制第一累積層581的長度和第二累積層582的長度。盡管圖7圖示了絕緣層(即，用作場絕緣層的第一絕緣層531、第三絕緣層533和第五絕緣層535)的數目為3的示例，但是本發明不限于此。

例如，在一些實施例中，可以將用作場絕緣層的四個或者更多個絕緣層設置在N型漂移區508上。在這種情況下，可以將用作場絕緣層的絕緣層和分別具有小于場絕緣層厚度的厚度的其它絕緣層沿溝道長度方向交替地設置在N型漂移區508上。在任何情況下，可以將用作場絕緣層的絕緣層中的兩個設置成分別地與第二溝道區516和N型漏極區518相鄰接。另外，與N型漏極區518最接近的用作場絕緣層的絕緣層的長度可以大于用作場絕緣層的其它絕緣層的長度。

出于說明性的目的，以上已經描述了本發明的實施例。本領域的技術人員將理解的是，在不脫離所附權利要求所公開的本發明的范圍和精神的情況下，可以進行不同的修改、增加以及替換。