加寬輸入輸出內存的硅穿孔菊煉測試裝置的制作方法

本發明有關于半導體裝置的測試技術，特別有關于一種加寬輸入輸出內存的硅穿孔菊煉測試裝置。

背景技術：

內存芯片等半導體組件在封裝階段需要電性測試，以確定是否為合格品以及運算速率等級。對于內存芯片與邏輯芯片的下一代堆棧標準來說，硅穿孔(throughsiliconvia,tsv)技術是關鍵科技，以聯接多個內存芯片，具體可為各式包含硅穿孔結構的已知半導體封裝構造以及芯片立體堆棧體(diecube)，并應經過電性測試以確保微電子產品質量。就加寬輸入輸出(widei/o)的規格而論，待測硅穿孔裝置包含四信道，每一信道的輸入輸出(i/o)數據是128位(bit)，故全部信道的數據輸入輸出總共為512位。以第二代加寬輸入輸出(widei/o2)的規格來說，其包含四信道或八信道，每一信道的數據輸入輸出是64位，所以全部信道的數據輸入輸出總共為256位或512位。

根據聯合電子裝置工程委員會(jedec)在2011年12月所制訂的聯合電子裝置工程委員會標準229(jedec標準229，jesd229)規格書，目前加寬輸入輸出(widei/o)規格為四信道，其單信道傳輸率(singledatarate,sdr)高達128位，且每一信道包含多個輸入輸出(i/o)腳位與多個驅動腳位。當動態隨機存取內存(dynamicrandomaccessmemory,dram)在200兆赫（megahertz,mhz）的輸入輸出總線頻率(i/obusclock)下，搭配512位數據接口，傳輸速率可達100gbit/s，內存帶寬則達到12.8gb/s。第二代加寬輸入輸出(widei/o2)規格有四信道和八信道，其單信道傳輸率為64位，內存帶寬則為25.6gb/s和51.2gb/s。

半導體測試機臺的能力與轉換接口的驅動接點(driverpin,dr)與輸入輸出腳位(i/opin)數量是固定與受限的。當每個待測裝置(deviceundertest,dut)所需要的驅動接點與輸入輸出腳位愈多的話，每次可以測試的待測裝置的上板數量就愈少，即產出量(throughput)就會變得愈少，導致測試成本愈高。特別是，在基于加寬輸入輸出規格的龐大數據輸入輸出的情況下，這將會嚴重減少待測硅穿孔裝置的一次上板測試數量。

請參閱圖1，一種適用于加寬輸入輸出(widei/o)規格的現有內存測試裝置500包含一測試頭510以及一轉換接口520，用以測試至少一待測硅穿孔裝置550。該測試頭510具有多個輸入輸出接腳io與多個驅動接腳dr并構成于一測試機臺。該轉換接口520包含一信號傳輸板530與一插座板540。該待測硅穿孔裝置550具有四個通道，分別標示為channel-a、channel-b、channel-c、channel-d，每一信道皆具有相同的驅動腳位a[0:n]與資料腳位dq[0:127]。利用該信號傳輸板530的多個輸入輸出線路531，連接每一數據腳位至對應的輸入輸出接腳io；利用該信號傳輸板530的多個驅動線路532，連接每一驅動腳位至對應的驅動接腳dr。加寬輸入輸出(widei/o)規格的單信道傳輸率(sdr)為128位并具有四個信道。當每一通道具有128個輸入輸出腳位與(n+1)個驅動腳位，測試每一待測硅穿孔裝置550需要占用輸入輸出接腳io的數量為512個加上占用驅動接腳dr的數量為(n+1)×4，其中n為正整數，總共需要占用的接腳數量為512+(n+1)×4。一測試機臺的最大能力接腳數除以上述需要占用的接腳數量，即得待測硅穿孔裝置550的可能上板數量。

請參閱圖2，一種適用于第二代加寬輸入輸出(widei/o2)規格的現有四信道內存測試裝置600包含一測試頭610以及一轉換接口620，用以測試至少一待測硅穿孔裝置650。該測試頭610具有多個輸入輸出接腳io與多個驅動接腳dr。該轉換接口620包含一信號傳輸板630與一插座板640。該待測硅穿孔裝置650具有四個通道，分別標示為channel-a、channel-b、channel-c、channel-d，每一信道皆具有相同的驅動腳位ca[0:n]與資料腳位dq[0:63]。利用該信號傳輸板630的多個輸入輸出線路631，連接每一數據腳位至對應的輸入輸出接腳io；利用該信號傳輸板630的多個驅動線路632，連接每一驅動腳位至對應的驅動接腳dr。加寬輸入輸出(widei/o)規格的其中一種單通道傳輸率(sdr)為64位并具有四個信道。當每一通道具有64個輸入輸出腳位與(n+1)個驅動腳位，測試每一待測硅穿孔裝置650需要占用輸入輸出接腳io的數量為256個加上占用驅動接腳dr的數量為(n+1)×4，總共需要占用的接腳數量為256+(n+1)×4。

請參閱圖3，一種適用于第二代加寬輸入輸出(widei/o2)規格的現有八信道內存測試裝置700包含一測試頭710以及一轉換接口720，用以測試至少一待測硅穿孔裝置750。該測試頭710具有多個輸入輸出接腳io與多個驅動接腳dr。該轉換接口720包含一信號傳輸板730與一插座板740。該待測硅穿孔裝置750具有八個通道，分別標示為channel-a、channel-b、channel-c、channel-d、channel-e、channel-f、channel-g、channel-h，每一信道均具有相同的驅動腳位ca[0:n]與資料腳位dq[0:63]。利用該信號傳輸板730的多個輸入輸出線路731，連接每一數據腳位至對應的輸入輸出接腳io；利用該信號傳輸板730的多個驅動線路732，連接每一驅動腳位至對應的驅動接腳dr。加寬輸入輸出(widei/o)規格的另一種單通道傳輸率(sdr)為64位并具有八個信道。當每一通道具有64個輸入輸出腳位與(n+1)個驅動腳位，測試每一待測硅穿孔裝置750需要占用輸入輸出接腳io的數量為512個加上占用驅動接腳dr的數量為(n+1)×8，總共需要占用的接腳數量為512+(n+1)×8。

技術實現要素：

為了解決上述的問題，本發明的主要目的在于提供一種加寬輸入輸出內存的硅穿孔菊煉測試裝置，建立待測硅穿孔裝置在測試時多信道的菊煉串聯與共享，減少對應每一待測硅穿孔裝置的驅動接腳與輸出/輸入接腳的占用數量，進而對具有大量數據接腳溝通模式的待測硅穿孔裝置進行測試。因此，增加測試機臺內待測硅穿孔裝置的可上板數量，減少不必要的組件裝卸除時間浪費，進而降低測試成本。

本發明的目的及解決其技術問題是采用以下技術方案來實現的。本發明提供一種加寬輸入輸出內存的硅穿孔菊煉測試裝置，用以測試至少一待測硅穿孔裝置，該待測硅穿孔裝置包含多個第一通道，該硅穿孔菊煉測試裝置包含一測試頭以及一轉換接口。該測試頭具有多個輸入輸出接腳與至少一第一驅動接腳。該轉換接口包含一信號傳輸板與一插座板，該信號傳輸板具有多個輸入輸出線路與至少一第一驅動線路，該插座板具有多個第一數據接點、多個第二數據接點與至少一第一驅動接點，該插座板還具有多個分享線路，其y形連接該多個第一數據接點與該多個第二數據接點，并且該多個輸入輸出線路連接對應的輸入輸出接腳與對應的該多個分享線路，該第一驅動線路連接對應的該第一驅動接腳與對應的該第一驅動接點。其中，該插座板還具有多個第一菊煉結構，用以串接該多個第一通道的相同腳位，該多個第一菊煉結構分組對應地斷離于該多個第一數據接點、該多個第二數據接點與該第一驅動接點之間。當該待測硅穿孔裝置裝載于該插座板上，該多個第一通道依序地以該多個第一菊煉結構串聯成組，該多個第一菊煉結構的串聯啟始點包含該多個第一數據接點、該多個第二數據接點與該第一驅動接點。

本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。

在前述硅穿孔菊煉測試裝置中，該多個第一數據接點與該多個第二數據接點可為溝通于每一第一信道的不同數據腳位定義。

在前述硅穿孔菊煉測試裝置中，該插座板可另具有多個第一終止電阻、多個第二終止電阻與多個第三終止電阻，該多個第一終止電阻可連接對應于該多個第一數據接點，該多個第二終止電阻可連接對應于該多個第二數據接點，該多個第三終止電阻可連接對應于該第一驅動接點。

在前述硅穿孔菊煉測試裝置中，該多個第一數據接點與該多個第二數據接點可為溝通于不同串聯信道的相同數據腳位定義，其中該待測硅穿孔裝置還另包含多個第二通道，該多個第二通道可依序地以多個第二菊煉結構串聯成組而驅動分離于該多個第一信道的菊煉串聯組合，該多個第一數據接點可溝通于每一第一信道的對應數據腳位，該多個第二數據接點可溝通于每一第二信道的對應數據腳位。

在前述硅穿孔菊煉測試裝置中，該測試頭可另具有至少一第二驅動接腳，該信號傳輸板可另具有至少一第二驅動線路，該插座板可另具有至少一第二驅動接點，該第二驅動線路可連接對應的該第二驅動接腳與對應的該第二驅動接點，該多個第二菊煉結構的串聯啟始點包含該第二驅動接點，并且該第一驅動接點可溝通于每一第一信道的對應驅動腳位，該第二驅動接點可溝通于每一第二信道的對應驅動腳位。

在前述硅穿孔菊煉測試裝置中，該插座板可另具有多個第一終止電阻、多個第二終止電阻、多個第三終止電阻與多個第四終止電阻，該多個第一終止電阻可連接對應于該多個第一數據接點，該多個第二終止電阻可連接對應于該多個第二數據接點，該多個第三終止電阻可連接對應于該第一驅動接點，該多個第四終止電阻可連接對應于該第二驅動接點。

在前述硅穿孔菊煉測試裝置中，該多個輸入輸出線路、該多個第一數據接點與該多個第二數據接點的數量對應。

借由上述的技術手段，本發明利用y形連接共享與菊煉串聯的測試連接模式，達到針對加寬輸入輸出規格下占用接腳數量的降低，當每一通道的輸入輸出腳位數量為128個，驅動腳位數量為(n+1)個，n為正整數，測試占用接腳數量共64+(n+1)個接腳，其中64為占用的輸入輸出接腳數量，(n+1)為占用的驅動接腳數量(可對照至圖4及圖5)；針對四信道第二代加寬輸入輸出規格，當每一信道的輸入輸出腳位數量為64個，驅動腳位數量為(n+1)個，占用接腳數量降低至64+(n+1)，其中占用的輸入輸出接腳數量為64，占用的驅動接腳數量為(n+1)；針對八信道第二代加寬輸入輸出規格，當每一信道的輸入輸出腳位數量為64個，驅動腳位數量為(n+1)個，占用接腳數量降低至64+(n+1)×2，其中占用的輸入輸出接腳數量為64，占用的驅動接腳數量為(n+1)×2(可對照至圖6及圖7)。

附圖說明

圖1：一種適用于加寬輸入輸出(widei/o)規格的現有內存測試裝置的方塊示意圖。

圖2：一種適用于第二代加寬輸入輸出(widei/o2)規格的現有四信道內存測試裝置的方塊示意圖。

圖3：一種適用于第二代加寬輸入輸出(widei/o2)規格的現有八信道內存測試裝置的方塊示意圖。

圖4：依據本發明的第一具體實施例，一種加寬輸入輸出內存的硅穿孔菊煉測試裝置的連接示意圖。

圖5：依據本發明的第二具體實施例，另一種加寬輸入輸出內存的硅穿孔菊煉測試裝置的連接示意圖。

圖6：依據本發明的第三具體實施例，另一種加寬輸入輸出內存的硅穿孔菊煉測試裝置的連接示意圖。

圖7：依據本發明的第四具體實施例，另一種加寬輸入輸出內存的硅穿孔菊煉測試裝置的連接示意圖。

圖中：

a[0:n]、ca[0:n]驅動腳位；

dq[0:127]、dq[0:63]、dq[64:127]資料腳位；

channel-a、channel-b、channel-c、channel-d、channel-e、channel-f、channel-g、channel-h通道；

io輸入輸出接腳；dr、dr1第一驅動接腳；

dr2第二驅動接腳；

100硅穿孔菊煉測試裝置；

110測試頭；

120轉換接口；130信號傳輸板；

131輸入輸出線路；132第一驅動線路；

140插座板；141第一資料接點；

142第二數據接點；143第一驅動接點；

144分享線路；145第一菊煉結構；

150待測硅穿孔裝置；151第一通道；

200硅穿孔菊煉測試裝置；

261第一終止電阻；262第二終止電阻；

263第三終止電阻；

300硅穿孔菊煉測試裝置；

333第二驅動線路；346第二驅動接點；

347第二菊煉結構；350待測硅穿孔裝置；

351第一信道；352第二通道；

400硅穿孔菊煉測試裝置；

433第二驅動線路446第二驅動接點；

447第二菊煉結構450待測硅穿孔裝置；

451第一信道；452第二通道；

461第一終止電阻；462第二終止電阻；

463第三終止電阻；464第四終止電阻；

500硅穿孔菊煉測試裝置；

510測試頭；

520轉換接口；530信號傳輸板；

531輸入輸出線路；532驅動線路；

540插座板；550待測硅穿孔裝置；

600硅穿孔菊煉測試裝置；

610測試頭；

620轉換接口；630信號傳輸板；

631輸入輸出線路；632驅動線路；

640插座板；650待測硅穿孔裝置；

700硅穿孔菊煉測試裝置；

710測試頭；

720轉換接口；730信號傳輸板；

731輸入輸出線路；732驅動線路；

740插座板；750待測硅穿孔裝置。

具體實施方式

下面結合附圖和具體實施例對本發明作進一步說明，以使本領域的技術人員可以更好的理解本發明并能予以實施，但所舉實施例不作為對本發明的限定。

依據本發明的第一具體實施例，一種加寬輸入輸出內存的硅穿孔菊煉測試裝置100舉例說明于圖4的連接示意圖。該硅穿孔菊煉測試裝置100用以測試至少一待測硅穿孔裝置150，該待測硅穿孔裝置150包含多個第一通道151，每一第一通道151各具有相同的腳位定義，例如驅動腳位a[0:n]、資料腳位dq[0:63]、dq[64:127]。在本實施例中，該待測硅穿孔裝置150為四信道，該多個第一通道151具體標示為channel-a、channel-b、channel-c、channel-d。該硅穿孔菊煉測試裝置100包含一測試頭110以及一轉換接口120。

請參閱圖4，該測試頭110具有多個輸入輸出接腳io與至少一第一驅動接腳dr。該測試頭110為一測試機臺對該轉換接口120的接合接口。當該待測硅穿孔裝置150為動態隨機存取內存(dram)類型，該轉換接口120為高精度定位板(hi-fixboard)。該轉換接口120包含一信號傳輸板130與一插座板140，該信號傳輸板130具有多個輸入輸出線路131與至少一第一驅動線路132，該插座板140具有多個第一數據接點141、多個第二數據接點142與至少一第一驅動接點143，該插座板140更具有多個分享線路144，其y形連接該多個第一數據接點141與該多個第二數據接點142，并且該多個輸入輸出線路131連接對應的輸入輸出接腳io與對應的該多個分享線路144，該第一驅動線路132連接對應的該第一驅動接腳dr與對應的該第一驅動接點143。

其中，該插座板140還具有多個第一菊煉結構145，用以串接該多個第一通道151的相同腳位，例如：一指定的第一信道151的驅動腳位a[0:n]串接下一次序第一信道151的驅動腳位a[0:n]、資料腳位dq[0:63]串接下一次序的資料腳位dq[0:63]、資料腳位dq[64:127]串接下一次序的資料腳位dq[64:127]。該多個第一菊煉結構145分組對應地斷離于該多個第一數據接點141、該多個第二數據接點142與該第一驅動接點143之間。具體而言，該多個第一菊煉結構145為斷脫機路或斷離連接器，以提供特定的中繼連接短路。其中上述斷脫機路具體為在該插座板150內的線路結構中兩端連接至測試針的斷脫機路，上述斷離連接器具體為包含兩短路連接測試針(pogopin)以及安裝在該插座板150的結合槽內短路連接該兩測試針(pogopin)的纜線或網橋。當該待測硅穿孔裝置150裝載于該插座板140上，該多個第一通道151依序地以該多個第一菊煉結構145串聯成組。該多個第一信道151的串聯順序為channel-a、channel-b、channel-c、channel-d。并且，該多個第一菊煉結構145的串聯啟始點包含該多個第一數據接點141、該多個第二數據接點142與該第一驅動接點143。

在本實施例中，該多個第一數據接點141與該多個第二數據接點142可為溝通于每一第一信道151的不同數據腳位定義，可被分辨為第一數據腳位定義(即數據腳位dq[0:63]的組合)與第二數據腳位定義(即數據腳位dq[64:127]的組合)。該多個輸入輸出線路131、該多個第一數據接點141與該多個第二數據接點142可為數量對應，例如64個。

當該待測硅穿孔裝置150具有加寬輸入輸出(widei/o)的規格與四信道，每一信道的數據腳位為128。該多個輸入輸出線路131的數量可控制為64，該第一驅動線路132的數量可控制為n+1，測試占用接腳數量為64個輸入輸出接腳io與(n+1)個第一驅動接腳dr的總和。

因此，該加寬輸入輸出內存的硅穿孔菊煉測試裝置建立待測硅穿孔裝置在測試時多信道的菊煉串聯與共享，減少對應每一待測硅穿孔裝置的驅動接腳與輸出/輸入接腳的占用數量，進而對具有大量數據接腳溝通模式的待測硅穿孔裝置進行測試。因此，增加測試機臺內待測硅穿孔裝置的可上板數量，減少不必要的組件裝卸除時間浪費，進而降低測試成本。

依據本發明的第二具體實施例，另一種加寬輸入輸出內存的硅穿孔菊煉測試裝置200舉例說明于圖5的連接示意圖，其中對應于第一具體實施例相同名稱與功能的組件以第一具體實施例的組件圖號表示，并且不再贅述其細部相同結構。該硅穿孔菊煉測試裝置200用以測試至少一待測硅穿孔裝置150，該待測硅穿孔裝置150包含多個第一通道151，每一第一通道151各具有相同的腳位定義，例如驅動腳位a[0:n]、資料腳位dq[0:63]、dq[64:127]。本實施例大致與第一具體實施例相同，該待測硅穿孔裝置150為四信道，該多個第一通道151具體標示為channel-a、channel-b、channel-c、channel-d。該硅穿孔菊煉測試裝置200包含一測試頭110以及一轉換接口120。

請參閱第5圖，該測試頭110具有多個輸入輸出接腳io與至少一第一驅動接腳dr。該轉換接口120包含一信號傳輸板130與一插座板140，該信號傳輸板130具有多個輸入輸出線路131與至少一第一驅動線路132，該插座板140具有多個第一數據接點141、多個第二數據接點142與至少一第一驅動接點143，該插座板140還具有多個分享線路144，其y形連接該多個第一數據接點141與該多個第二數據接點142，并且該多個輸入輸出線路131連接對應的輸入輸出接腳io與對應的該多個分享線路144，該第一驅動線路132連接對應的該第一驅動接腳dr與對應的該第一驅動接點143。

在本實施例中，該插座板140可另具有多個第一終止電阻261、多個第二終止電阻262與多個第三終止電阻263，該多個第一終止電阻261可連接對應于該多個第一數據接點141，該多個第二終止電阻262可連接對應于該多個第二數據接點142，該多個第三終止電阻263可連接對應于該第一驅動接點143，借以作為該多個第一菊煉結構145的串聯終止點。該多個第一終止電阻261、該多個第二終止電阻262與該第三終止電阻263理論上可為50歐姆(ohm)，當信號在線路末端設有50歐姆電阻時，能夠避免測試時反彈(boundback)所造成的反射噪聲，讓測試結果更穩定。

依據本發明的第三具體實施例，另一種加寬輸入輸出內存的硅穿孔菊煉測試裝置300舉例說明于圖6的連接示意圖，其中對應于第一具體實施例相同名稱與功能的組件以第一具體實施例的組件圖號表示，并且不再贅述其細部相同結構。該硅穿孔菊煉測試裝置300用以測試至少一待測硅穿孔裝置350，該待測硅穿孔裝置350包含多個第一通道351，每一第一通道351各具有相同的腳位定義，例如驅動腳位ca[0:n]、資料腳位dq[0:63]。在本實施例中，該待測硅穿孔裝置350為八信道，該多個第一通道351具體標示為channel-a、channel-b、channel-c、channel-d；該待測硅穿孔裝置350可另包含多個第二通道352，該多個第二通道352具體標示為channel-e、channel-f、channel-g、channel-h，每一第二通道352各具有與第一通道351相同的腳位定義，例如驅動腳位ca[0:n]、資料腳位dq[0:63]。該硅穿孔菊煉測試裝置300包含一測試頭110以及一轉換接口120。

請參閱圖6，該測試頭110具有多個輸入輸出接腳io與至少一第一驅動接腳dr1，該測試頭110可另具有至少一第二驅動接腳dr2。該轉換接口120包含一信號傳輸板130與一插座板140，該信號傳輸板130具有多個輸入輸出線路131與至少一第一驅動線路132，在本實施例中，該信號傳輸板130可另具有至少一第二驅動線路333。該插座板140具有多個第一數據接點141、多個第二數據接點142與至少一第一驅動接點143，在本實施例中，該插座板140可另具有至少一第二驅動接點346。該插座板140更具有多個分享線路144，其y形連接該多個第一數據接點141與該多個第二數據接點142，并且該多個輸入輸出線路131連接對應的輸入輸出接腳io與對應的該多個分享線路144，該第一驅動線路132連接對應的該第一驅動接腳dr1與對應的該第一驅動接點143。該第二驅動線路333可連接對應的該第二驅動接腳dr2與對應的該第二驅動接點346。

其中，該插座板140更具有多個第一菊煉結構145，用以至少串接該多個第一通道351的相同腳位，例如：一指定的第一信道351的驅動腳位ca[0:n]串接下一次序第一信道351的驅動腳位ca[0:n]、一指定的第一信道351的數據腳位dq[0:63]串接下一次序第一信道351的數據腳位dq[0:63]，部分的第一菊煉結構145更可串接該多個第二信道352的相同數據腳位，例如：一指定的第二信道352的數據腳位dq[0:63]串接下一次序第二信道352的數據腳位dq[0:63]。該多個第一菊煉結構145分組對應地斷離于該多個第一數據接點141、該多個第二數據接點142與該第一驅動接點143之間。當該待測硅穿孔裝置350裝載于該插座板140上，該多個第一信道351的串聯順序為channel-a、channel-b、channel-c、channel-d，該多個第二信道352的串聯順序為channel-e、channel-f、channel-g、channel-h。并且，該多個第一菊煉結構145的串聯啟始點包含該多個第一數據接點141、該多個第二數據接點142與該第一驅動接點143。在本實施例中，該插座板140更具有多個第二菊煉結構347，用以串接該多個第二信道352的相同驅動腳位ca[0:n]，該多個第二菊煉結構347的串聯啟始點包含該第二驅動接點346。

該多個第一數據接點141與該多個第二數據接點142可為溝通于不同串聯信道的相同數據腳位定義，該多個第一數據接點141與該多個第二數據接點142皆是串聯數據腳位dq[0:63]但位于不同串連組合的信道，其中該多個第二通道352可依序地以該多個第二菊煉結構347串聯成組而驅動分離于該多個第一信道351的菊煉串聯組合，該多個第一數據接點141可溝通于每一第一信道351的對應數據腳位dq[0:63]，該多個第二數據接點142可溝通于每一第二信道352的對應數據腳位dq[0:63]。并且該第一驅動接點143可溝通于每一第一信道351的對應驅動腳位ca[0:n]，該第二驅動接點346可溝通于每一第二信道352的對應驅動腳位ca[0:n]。

當該待測硅穿孔裝置350具有第二代加寬輸入輸出(widei/o2)的規格與八信道，每一信道的數據腳位為64。該多個輸入輸出線路131的數量可控制為64，該第一驅動線路132的數量可控制為(n+1)，該第二驅動線路333的數量可控制為(n+1)，測試占用接腳數量為64個輸入輸出接腳io與(n+1)×2個驅動接腳dr1、dr2的總和。

依據本發明的第四具體實施例，另一種加寬輸入輸出內存的硅穿孔菊煉測試裝置400舉例說明于圖7的連接示意圖，其中對應于第一具體實施例相同名稱與功能的組件以第一具體實施例的組件圖號表示，并且不再贅述其細部相同結構。該硅穿孔菊煉測試裝置400用以測試至少一待測硅穿孔裝置450，該待測硅穿孔裝置450包含多個第一通道451，每一第一通道451各具有相同的腳位定義，例如驅動腳位ca[0:n]、資料腳位dq[0:63]，在本實施例中，該待測硅穿孔裝置450為八信道，該多個第一通道451具體標示為channel-a、channel-b、channel-c、channel-d；該待測硅穿孔裝置450可另包含多個第二通道452，該多個第二通道452具體標示為channel-e、channel-f、channel-g、channel-h。該硅穿孔菊煉測試裝置400包含一測試頭110以及一轉換接口120。

請參閱圖7，該測試頭110具有多個輸入輸出接腳io與至少一第一驅動接腳dr1，該測試頭110可另具有至少一第二驅動接腳dr2。該轉換接口120包含一信號傳輸板130與一插座板140，該信號傳輸板130具有多個輸入輸出線路131與至少一第一驅動線路132，在本實施例中，該信號傳輸板130可另具有至少一第二驅動線路433。該插座板140具有多個第一數據接點141、多個第二數據接點142與至少一第一驅動接點143，在本實施例中，該插座板140可另具有至少一第二驅動接點446。該插座板140還具有多個分享線路144，其y形連接該多個第一數據接點141與該多個第二數據接點142，并且該多個輸入輸出線路131連接對應的輸入輸出接腳io與對應的該多個分享線路144，該第一驅動線路132連接對應的該第一驅動接腳dr1與對應的該第一驅動接點143。該第二驅動線路433可連接對應的該第二驅動接腳dr2與對應的該第二驅動接點446。

其中，該插座板140還具有多個第一菊煉結構145，用以至少串接該多個第一通道451的相同腳位，例如：一指定的第一信道451的驅動腳位ca[0:n]串接下一次序第一信道451的驅動腳位ca[0:n]、一指定的第一信道451的數據腳位dq[0:63]串接下一次序第一信道451的數據腳位dq[0:63]，部分的第一菊煉結構145更可串接該多個第二信道452的相同數據腳位，例如：一指定的第二信道452的數據腳位dq[0:63]串接下一次序第二信道452的數據腳位dq[0:63]。該多個第一菊煉結構145分組對應地斷離于該多個第一數據接點141、該多個第二數據接點142與該第一驅動接點143之間。當該待測硅穿孔裝置450裝載于該插座板140上，該多個第一通道451依序地以該多個第一菊煉結構145串聯成組。該多個第一信道451的串聯順序為channel-a、channel-b、channel-c、channel-d，該多個第二信道452的串聯順序為channel-e、channel-f、channel-g、channel-h。并且，該多個第一菊煉結構145的串聯啟始點包含該多個第一數據接點141、該多個第二數據接點142與該第一驅動接點143。在本實施例中，該插座板140更具有多個第二菊煉結構447，用以串接該多個第二信道452的相同驅動腳位ca[0:n]，該多個第二菊煉結構447的串聯啟始點包含該第二驅動接點446。

該多個第一數據接點141與該多個第二數據接點142可為溝通于不同串聯信道的相同數據腳位定義，即該多個第一信道451的數據腳位dq[0:63]與該多個第二信道452的數據腳位dq[0:63]為相同，但分別連接在不相同的串聯組合，該多個第二通道452可依序地以該多個第二菊煉結構447串聯成組而驅動分離于該多個第一信道451的該多個第一菊煉結構145的串聯組合，該多個第一數據接點141可溝通于每一第一信道451的對應數據腳位dq[0:63]，該多個第二數據接點142可溝通于每一第二信道452的對應數據腳位dq[0:63]。

在本實施例中，該插座板140可另具有多個第一終止電阻461、多個第二終止電阻462、多個第三終止電阻463與多個第四終止電阻464，該多個第一終止電阻461可連接對應于該多個第一數據接點141，該多個第二終止電阻462可連接對應于該多個第二數據接點142，該多個第三終止電阻463可連接對應于該多個第一驅動接點143，該多個第四終止電阻464可連接對應于該多個第二驅動接點446，借以作為該多個第一菊煉結構145與該多個第二菊煉結構447的串聯終止點。

以上所述實施例僅是為充分說明本發明而所舉的較佳的實施例，本發明的保護范圍不限于此。本技術領域的技術人員在本發明基礎上所作的等同替代或變換，均在本發明的保護范圍之內。本發明的保護范圍以權利要求書為準。