一種半導體器件及其制備方法、電子裝置與流程

本發明涉及半導體領域，具體地，本發明涉及一種半導體器件及其制備方法、電子裝置。

背景技術：

隨著對于高容量的半導體存儲裝置需求的日益增加，這些半導體存儲裝置的集成密度受到人們的更多關注，為了增加半導體存儲裝置的集成密度，現有技術中采用了許多不同的方法，例如通過減小存儲單元尺寸和/或改變結構單元而在單一晶圓上形成更多個存儲單元，對于通過改變單元結構增加集成密度的方法來說，已經嘗試過通過改變有源區的平面布置或改變單元布局來減小單元面積。

nand閃存是一種比硬盤驅動器更好的存儲方案，由于nand閃存以頁為單位讀寫數據，所以適合于存儲連續的數據，如圖片、音頻或其他文件數據；同時因其成本低、容量大且寫入速度快、擦除時間短的優點在移動通訊裝置及便攜式多媒體裝置的存儲領域得到了廣泛的應用。目前，為了提高nand閃存的容量，需要在制備過程中提高nand閃存的集成密度。

隨著器件尺寸的縮小，nand閃存的尺寸也不斷縮小，使nand閃存在制備過程中產生很多問題，例如在浮柵之間控制柵的填充，由于器件尺寸減小導致在控制柵的填充過程中通常會形成孔洞，造成電損耗的增加，從而最終使器件的性能降低。

因此，在nand閃存的制備過程中如何克服控制柵填充過程中形成孔洞的問題成為目前需要亟需解決的問題。

技術實現要素：

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明提供了一種半導體器件的制備方法，所述方法包括：

提供半導體襯底，在所述半導體襯底上形成有若干浮柵結構，在相鄰的所述浮柵結構之間形成有向下延伸至所述半導體襯底中的淺溝槽隔離結構；

回蝕刻去除所述淺溝槽隔離結構中的部分氧化物，以形成凹槽，露出所述浮柵結構；

氧化露出的所述浮柵結構，以在所述浮柵結構的表面形成氧化物層；

去除所述氧化物層，以增加所述浮柵結構之間的所述凹槽的寬度。

可選地，所述方法還進一步包括：

在所述凹槽中以及所述浮柵結構的表面上沉積隔離層；

沉積覆蓋層，以填充所述凹槽并覆蓋所述浮柵結構；

在所述覆蓋層上形成控制柵。

可選地，所述氧化包括o2退火的快速熱氧化、解耦等離子體氧化或生成氧等離子體微波。

可選地，所述氧化物層的厚度為10～60埃。

可選地，去除所述氧化物層的步驟包括預清洗步驟。

可選地，在覆蓋層上形成所述控制柵之前還進一步包括回蝕刻所述覆蓋層的步驟。

可選地，在所述半導體襯底和所述浮柵之間還形成有隧道氧化物層。

可選地，所述浮柵結構包括多晶硅。

本發明還提供了一種半導體器件，所述半導體器件通過上述的方法制備得到。

本發明還提供了一種電子裝置，所述電子裝置包括上述的半導體器件。

本發明為了解決現有技術中存在的問題，提供了一種半導體器件的制備方法，所述方法在核心區存儲單元打開(copen)步驟之后對所述浮柵結構的側壁進行氧化，以在浮柵結構的表面形成氧化物層并去除，去除所述氧化物層之后可以使所述浮柵結構之間的凹槽開口進一步擴大，從而更加有利于控制柵的填充，而且可以避免填充過程中產生孔洞，同時還可以保持更寬的有源區關鍵尺寸，以獲得更大的單元電流，從而使半導體器件的性能和良率得到進一步提高。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的裝置及原理。在附圖中，

圖1為本發明中所述半導體器件的制備工藝流程圖；

圖2a-2f為本發明中所述半導體器件的制備過程示意圖；

圖3為本發明中移動電話手機的示例的外部視圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

應當理解的是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本發明教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。

空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。

在此使用的術語的目的僅在于描述具體實施例并且不作為本發明的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括復數 形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。

為了徹底理解本發明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發明的技術方案。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。

本發明為了解決現有技術中存在的問題，提供了一種半導體器件的制備方法，所述方法包括：

提供半導體襯底，在所述半導體襯底上形成有若干浮柵結構，在相鄰的所述浮柵結構之間形成有向下延伸至所述半導體襯底中的淺溝槽隔離結構；

回蝕刻去除所述淺溝槽隔離結構中的部分氧化物，以形成凹槽，露出所述浮柵結構；

氧化露出的所述浮柵結構，以在所述浮柵結構的表面形成氧化物層；

去除所述氧化物層，以增加所述浮柵結構之間的所述凹槽的寬度；

在所述凹槽中沉積隔離層，以覆蓋所述浮柵結構的表面；

沉積覆蓋層，以填充所述凹槽并覆蓋所述浮柵結構；

在所述覆蓋層上形成控制柵。

其中，所述氧化包括選用o2退火的快速熱氧化、解耦等離子體氧化和生成氧等離子體微波。

其中，所述氧化物層的厚度為10～60埃。

本發明為了解決現有技術中存在的問題，提供了一種半導體器件的制備方法，所述方法在copen步驟之后對所述浮柵結構的側壁進行氧化，以在浮柵結構側壁的表面形成氧化物層并去除，去除所述氧化物層之后可以使所述浮柵結構之間的凹槽開口進一步擴大，從而更加有利于控制柵的填充，而且可以避免填充過程中產生孔洞，同時還可以保持更寬的有源區關鍵尺寸，以獲得更大的單元電流，從而使半導體器件的性能和良率得到進一步提高。

實施例一

本發明為了解決現有技術中存在的問題，提供了一種半導體器件的制備方法，下面結合附圖對所述方法作進一步的說明。

其中，圖2a-2f為本發明中所述半導體器件的制備過程示意圖；圖3為本發明中移動電話手機的示例的外部視圖。

圖1為本發明中所述半導體器件的制備工藝流程圖，具體包括以下步驟：

步驟s1：提供半導體襯底，在所述半導體襯底上形成有若干浮柵結構，在相鄰的所述浮柵結構之間形成有向下延伸至所述半導體襯底中的淺溝槽隔離結構；

步驟s2：回蝕刻去除所述淺溝槽隔離結構中的部分氧化物，以形成凹槽，露出所述浮柵結構；

步驟s3：氧化露出的所述浮柵結構，以在所述浮柵結構的表面形成氧化物層；

步驟s4：去除所述氧化物層，以增加所述浮柵結構之間的所述凹槽的寬度。

下面以附圖1中的工藝流程圖為基礎，對所述方法展開進行詳細說明。

執行步驟一，提供半導體襯底，在所述半導體襯底上形成有若干浮柵結構，在相鄰的所述浮柵結構之間形成有向下延伸至所述半導體襯底中的淺溝槽隔離結構。

具體地，如圖2a所示，所述半導體襯底201可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)、絕緣體上層疊鍺化硅(s-sigeoi)、絕緣體上鍺化硅(sigeoi)以及絕緣體上鍺(geoi)等。

在所述半導體襯底上形成若干浮柵結構，具體地包括以下步驟：

在所述半導體襯底上形成浮柵層、掩膜層，并且圖案化，以形成浮柵結構204和淺溝槽。具體地，在所述半導體襯底上形成浮柵層，所述浮柵層可以選用多晶硅層，以在后續的步驟中形成浮柵結構。

其中所述掩膜層可以選用硬掩膜層，例如sin，以在形成淺溝槽的過程中保護所述浮柵層不受到損壞。

接著，執行干法刻蝕工藝，依次對硬掩膜層、浮柵層和半導體襯底201進行刻蝕以形成淺溝槽。具體地，可以在硬掩膜層上形成具有圖案的光刻膠層，以該光刻膠層為掩膜對硬掩膜層進行干法刻蝕，以將圖案轉移至硬掩膜層，并以光刻膠層和硬掩膜層為掩膜對浮柵層和半導體襯底201進行刻蝕，以形成溝槽，并在所述浮柵層中形成通過所述溝槽相互隔離的浮柵結構204。

其中，所述浮柵結構的數目并不局限與某一數值范圍。

接著在溝槽內填充淺溝槽隔離材料，以形成淺溝槽隔離結構202。具體地，可以在硬掩膜層上和溝槽內形成淺溝槽隔離材料，所述淺溝槽隔離材料可以為氧化硅、氮氧化硅和/或其它現有的低介電常數材料；執行化學機械研磨工藝并停止在硬掩膜層上，以形成淺溝槽隔離結構。

最后，去除硬掩膜層。去除剩余的硬掩膜層的方法可以為濕法蝕刻工藝，由于去除硬掩膜層的刻蝕劑以為本領域所公知，因此不再詳述。

去除硬掩膜層后便得到具有淺溝槽隔離結構的圖案，可選地，該步驟還包括對該圖案進行阱和閾值電壓調整。

可選地，在所述半導體襯底和所述浮柵結構之間還可以形成隧道氧化物層203。所述隧道氧化物的制備包括首先在襯底上進行氮離子注入或者摻雜，形成氮化物層，然后對所述氮化物層進行高溫氧化，得到氧化物層，最近進行氮化處理，使所述氧化物最上層氮化，得到頂部和底部富含氮的sion結構，所述方法更加容易控制，效率更高，能更好的滿足半導體器件往更小尺寸發展的需求。

執行步驟二，回蝕刻去除所述淺溝槽隔離結構202中的部分氧化物，以形成凹槽，露出所述浮柵結構204的側壁。

具體地，如圖2a所示，在該步驟中通過地毯式干法蝕刻(blanketch)去除所述淺溝槽隔離結構202中的部分氧化物，形成凹槽，以露出所述浮柵結構204的部分側壁，以使所述浮柵結構204在后續的步驟中能和控制柵結構具有更大的接觸面積，該步驟稱為存儲單元打開的步驟(cellopen,copen)的步驟，即通過去除部分所述浮柵之間的淺溝槽隔離氧化物，以露出部分所述浮柵結構，以便在沉積多晶硅層之后能和所述浮柵結構形成穩定的接觸，避免由于器件尺寸減小引起接觸不穩定的問題。

其中，所述copen工藝可以選用本領域常用的工藝方法，在此不再贅述。

在該步驟中為了防止對所述浮柵結構的側壁造成損壞，選用和所述浮柵結構具有較大蝕刻選擇比的蝕刻方法，可選地，在該步驟中選用至少包含o2的刻蝕氣氛，選用包含o2的刻蝕氣氛不僅可以提高所述氧化物和所述浮柵結構的蝕刻選擇比，而且可以使露出所述側壁具有更加圓滑的輪廓(roundingprofile)，以提高所述浮柵結構和控制柵結構的耦合效果。

進一步，在本發明的實施方式中，所述蝕刻氣氛除了包含o2以外，還可以進一步包含c4f6，c4f8或c5f8或類似富含c的蝕刻氣體，以進一步提高所 述浮柵結構和氧化物的蝕刻選擇比，以降低對所述浮柵結構側壁的損壞。其中所述浮柵結構的側壁更加圓滑，而且沒有缺陷，相對于其他方法制備的半導體器件性能得到極大提高。

可選地，在露出所述浮柵結構204之后，所述方法還進一步包括執行濕法清洗的步驟。所述濕法清洗步驟中選用dhf，通過所述濕法清洗不僅可以減小淺溝槽隔離結構中氧化物的孔洞，而且可以降低所述氧化物表面的粗糙度，以提高器件的性能和良率。

執行步驟三，氧化露出的所述浮柵結構，以在所述浮柵結構的表面形成氧化物層205。

具體地，如圖2b所示，在該步驟中所述氧化包括選用o2退火的快速熱氧化、解耦等離子體氧化和生成氧等離子體微波。

其中，在本發明的一具體實施方式中選用o2或者含有o2的氣氛對所述浮柵結構進行熱處理，所述熱處理溫度在800-1500℃，優選為1100-1200℃，處理時間為2-30min，經過所述處理在所述浮柵結構上形成一層厚度為10～60埃的氧化物層205。

在本發明的一具體實施方式中，所述浮柵結構選用多晶硅，因此在所述浮柵結構的表面形成氧化硅層。

執行步驟四，去除所述氧化物層，以增加所述浮柵結構之間的所述凹槽的寬度。

具體地，如圖2c所示，在該步驟中通過預清洗的方法去除所述氧化物層205，以增加所述凹槽的開口。

可選地，在該步驟中以稀釋的氫氟酸dhf(其中包含hf、h2o2以及h2o)對所述底部晶圓301的表面進行預清洗，以去除所述氧化物層205。

其中，所述dhf的濃度并沒嚴格限制，在本發明中優選hf:h2o2:h2o＝0.1-1.5:1:5。

作為替代性實施例，在該步驟中還可以選擇和所述浮柵結構204具有較大蝕刻選擇比的方法，例如選用siconi制程去除所述氧化物層205，所述siconi制程對所述氧化物層205具有高度選擇性，所述siconi制程中具體參數，本領域技術人員可以根據工藝需要進行選擇，并不局限于某一數值。

本發明所述方法在copen步驟之后對所述浮柵結構的側壁進行氧化，以在浮柵結構側壁的表面形成氧化物層并去除，去除所述氧化物層之后可以 使所述浮柵結構之間的凹槽開口進一步擴大，從而更加有利于控制柵的填充，而且可以避免填充過程中產生孔洞，同時還可以保持更寬的有源區關鍵尺寸，以獲得更大的單元電流，從而使半導體器件的性能和良率得到進一步提高。

執行步驟五，在所述凹槽中沉積隔離層206，以覆蓋所述浮柵結構的表面。

具體地，如圖2d所示，在該步驟中所述隔離層206可以選用本領域常用的絕緣材料，例如ono(氧化物-氮化物-氧化物的結構絕緣隔離層)，但是并不局限于所述材料。

其中，所述隔離層206的厚度并不局限于某一數值范圍。

執行步驟六，沉積覆蓋層207，以填充所述凹槽并覆蓋所述浮柵結構，最后在所述覆蓋層上形成控制柵。

具體地，如圖2e所示，在該步驟中沉積覆蓋層207，由于所述浮柵結構之間的凹槽具有較大的開口，因此在填充所述覆蓋層的過程中可以避免形成孔洞的問題，很好的解決了隨著器件尺寸減小難以填充的問題。

可選地，所述覆蓋層207選用半導體材料層，例如多晶硅，但并不局限于該材料。

在覆蓋層上形成所述控制柵208之前還進一步包括回蝕刻所述覆蓋層的步驟。

然后在所述覆蓋層上方形成控制柵材料層，如圖2f所示，其中所述控制柵材料層可以選用和所述浮柵材料層相同的材料，也可以選用不同的材料，例如可以在形成金屬柵極作為控制柵208。

至此，完成了本發明實施例的半導體器件制備的相關步驟的介紹。在上述步驟之后，還可以包括其他相關步驟，此處不再贅述。并且，除了上述步驟之外，本實施例的制備方法還可以在上述各個步驟之中或不同的步驟之間包括其他步驟，這些步驟均可以通過現有技術中的各種工藝來實現，此處不再贅述。

實施例二

本發明為了解決現有技術中存在的問題，提供了一種半導體器件，所述半導體器件選用實施例一所述的方法制備。

所述半導體器體器件包括：

所述半導體襯底201；

淺溝槽隔離，位于所述半導體襯底中，

浮柵結構，位于所述半導體襯底上，所述淺溝槽隔離之間；

隔離層，位于所述浮柵上方；

控制柵208，位于所述隔離層上。

其中，所述半導體襯底201可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)、絕緣體上層疊鍺化硅(s-sigeoi)、絕緣體上鍺化硅(sigeoi)以及絕緣體上鍺(geoi)等。

在所述半導體襯底上形成若干浮柵結構，具體地包括以下步驟：

可選地，在所述半導體襯底和所述浮柵結構之間還形成有隧道氧化物層203。所述隧道氧化物的制備包括首先在襯底上進行氮離子注入或者摻雜，形成氮化物層，然后對所述氮化物層進行高溫氧化，得到氧化物層，最近進行氮化處理，使所述氧化物最上層氮化，得到頂部和底部富含氮的sion結構，所述方法更加容易控制，效率更高，能更好的滿足半導體器件往更小尺寸發展的需求。

其中，所述半導體器件的浮柵結構的制備過程中，對所述浮柵結構進行氧化，以在浮柵結構側壁的表面形成氧化物層并去除，去除所述氧化物層之后可以使所述浮柵結構之間的凹槽開口進一步擴大，從而更加有利于控制柵的填充，而且可以避免填充過程中產生孔洞，同時還可以保持更寬的有源區關鍵尺寸，以獲得更大的單元電流，從而使半導體器件的性能和良率得到進一步提高。

隔離層206可以選用本領域常用的絕緣材料，例如ono(氧化物-氮化物-氧化物的結構絕緣隔離層)，但是并不局限于所述材料。

其中，所述隔離層206的厚度并不局限于某一數值范圍。

可選地，所述器件還進一步包括覆蓋層207，位于所述所述浮柵結構上方。

可選地，所述覆蓋層207選用半導體材料層，例如多晶硅，但并不局限于該材料。

在覆蓋層上形成所述控制柵之前還進一步包括回蝕刻所述覆蓋層的步驟。

然后在所述覆蓋層上方形成控制柵材料層，其中所述控制柵材料層可以選用和所述浮柵材料層相同的材料，也可以選用不同的材料，例如可以在形成金屬柵極作為控制柵。

所述半導體器件在制備過程中在copen步驟之后對所述浮柵結構的側壁進行氧化，以在浮柵結構側壁的表面形成氧化物層并去除，去除所述氧化物之后可以使所述浮柵結構之間的凹槽開口進一步擴大，從而更加有利于控制柵的填充，而且可以避免填充過程中產生孔洞，同時還可以保持更寬的有源區關鍵尺寸，以獲得更大的單元電流，從而使半導體器件的性能和良率得到進一步提高。

實施例三

本發明還提供了一種電子裝置，包括實施例二所述的半導體器件，所述半導體器件根據實施例一所述方法制備得到。

本實施例的電子裝置，可以是手機、平板電腦、筆記本電腦、上網本、游戲機、電視機、vcd、dvd、導航儀、數碼相框、照相機、攝像機、錄音筆、mp3、mp4、psp等任何電子產品或設備，也可為任何包括電路的中間產品。本發明實施例的電子裝置，由于使用了上述的電路，因而具有更好的性能。

其中，圖3示出移動電話手機的示例。移動電話手機300被設置有包括在外殼301中的顯示部分302、操作按鈕303、外部連接端口304、揚聲器305、話筒306等。

其中所述移動電話手機包括實施例二所述的半導體器件，所述半導體器件copen步驟之后對所述浮柵結構的側壁進行氧化，以在浮柵結構側壁的表面形成氧化物層并去除，去除所述氧化物之后可以使所述浮柵結構之間的凹槽開口進一步擴大，從而更加有利于控制柵的填充，而且可以避免填充過程中產生孔洞，同時還可以保持更寬的有源區關鍵尺寸，以獲得更大的單元電流，從而使半導體器件的性能和良率得到進一步提高。

本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發明并不局限于上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的范圍以內。本發明的保護范圍由附屬的權利要求書及其等效范圍所界定。