應變堆疊的納米片FET和/或量子阱堆疊的納米片的制作方法

技術領域

本發明涉及一種應變堆疊的納米片場效應晶體管和/或量子阱堆疊的納米片。

背景技術：

對于未來的CMOS節點，納米片場效應晶體管(FET)是鰭型FET或平面型器件的有吸引力的替代物。在傳統納米片FET方案中，由于針對靜電控制將很薄的納米片作為目標，因此使用單一材料納米片。使包括Si納米片、SiGe納米片或Ge納米片的納米片應變是很難的，使納米片應變會提高許多材料的遷移率。有效地完成應變的納米片的方法將有利于CMOS縮放。

另外，通過在具有相鄰的晶體(外延地布置的)層的界面處的勢壘將載流子主要限制于一個或一些層(彼此以外延關系布置的)的量子阱溝道可在傳輸方面占優勢。用于有效地完成QW結構的納米片的方法將有利于CMOS縮放。

技術實現要素：

示例性實施例提供用于制造具有一個或更多個子堆疊件的納米片堆疊結構。示例性實施例的方面包括：生長一個或更多個子堆疊件的外延晶體初始堆疊件，子堆疊件中的每個具有至少三個層，犧牲層A和具有不同的材料性質的至少兩個不同的非犧牲層B和C，其中，非犧牲層B和C在所有加工期間保持在與亞穩態對應的熱力學或動力學的臨界厚度以下；其中，犧牲層A僅放置在子堆疊件中的每個的頂部或底部處，子堆疊件中的每個使用犧牲層A中的一個在頂部或底部連接到相鄰的子堆疊件；繼續進行納米片器件的制造流程，從而在外延晶體堆疊件的每個端部處形成柱結構，所述柱結構用于在犧牲層的選擇性蝕刻之后將納米片保持在適當的位置；相對于所有非犧牲 層B和C選擇性地去除犧牲層A，同時在堆疊件中保留的層通過柱結構保持在適當的位置，使得在去除犧牲層A之后，子堆疊件中的每個包含非犧牲層B和C。在優選的實施例中，出現在流程中的給定步驟的堆疊件和/或層在所有加工期間保持在熱力學或動力學的(亞穩態的)臨界厚度以下直到完成整個芯片為止。

附圖說明

通過下面結合附圖進行實施例的描述，本發明總體構思的這些和/或其他特征和效用將變得明顯且更容易理解，在附圖中：

圖1是示出根據一個實施例的用于制造具有應變和可選的量子阱性質的納米片堆疊結構的工藝的流程圖；

圖2中的(a)是示出在外延生長之后的堆疊件的圖；

圖2中的(b)是示出通過去除犧牲層(即，在納米片分離之后)形成的納米片結構的圖；

圖2中的(c)是示出外加形成柵極堆疊件的層D和層E的納米片結構的圖，所述柵極堆疊件共形地生長/沉積；

圖3是示出子堆疊件的替代示例的初始晶體堆疊件的外延生長的圖。

具體實施方式

現在將對本發明總體構思的實施例進行詳細地描述，本發明總體構思的示例示出在附圖中，其中，同樣的附圖標記始終表示同樣的元件。參照附圖的同時在下面描述實施例，以解釋本發明總體構思。

本發明的優點和特征及其實現方法可通過參照實施例和附圖的下面詳細的描述而更容易理解。然而，本發明總體構思可以以許多不同的形式來實施，并且不應被解釋為局限于在這里闡述的實施例。相反，提供這些實施例使得本公開將是徹底的和完整的，并且將向本領域技術人員充分地傳達發明總體構思的理念，本發明總體構思將僅通過權利要求來限定。在附圖中，為了清楚起見，夸大了層和區域的厚度。

除非這里另外指示或通過上下文明顯地矛盾，否則在描述發明的上下文中(特別是在權利要求的上下文中)使用的術語“一個”、“一種”和“所述(該)”以及相似的指示語將解釋為涵蓋單數和復數兩者。除非另有說明，否則術語 “包含”、“具有”、“包括”以及“含有”將解釋為開放式術語(即，意思是“包括，但不限于”)。

除非另有定義，否則這里使用的所有技術術語和科學術語具有與本發明所屬領域的普通技術人員所通常理解的意思相同的意思。注意的是，除非另有規定，否則任何示例以及所有示例或者這里提供的示例性術語的使用僅意圖更好地闡明本發明并且不是在發明的范圍上的限制。此外，除非另外限定，否則不可過度地解釋在通用辭典中限定的所有術語。

示例性實施例提供工藝以制造具有應變和/或量子阱性質的納米片。所述工藝基于包括若干子堆疊件的晶體堆疊件的外延生長。子堆疊件中的每個可包含按照彼此外延的關系的至少三個不同的層A、B和C。所述層中的每個可包含子層(所有都按照外延關系)。在一些實施例中，子堆疊件彼此相同，使得晶體堆疊件重復相同的子堆疊件。

圖1是示出根據一個實施例的用于制造具有應變和可選的量子阱性質的納米片堆疊結構的工藝的流程圖。下面描述的加工步驟未必是直接的后續步驟，但包含(在適當的步驟)到用于制造納米片FET器件的已知流程里。

所述工藝可以以生長一個或更多個子堆疊件(n個子堆疊件)的外延晶體(薄膜)堆疊件開始，其中，子堆疊件中的每個具有至少三個層，犧牲層A和具有不同材料性質的至少兩個不同的非犧牲層B和C，其中，非犧牲層B和C在所有加工期間保持在與亞穩態對應的熱力學或動力學的臨界厚度以下(塊100)。在優選的實施例中，出現在流程中的給定步驟的堆疊件和/或層在所有加工期間保持在熱力學或動力學的(亞穩態的)臨界厚度以下直到完成整個芯片為止。另外，初始堆疊件200形成為使得犧牲層A僅放置在子堆疊件202中的每個的頂部或底部，n個子堆疊件202中的每個使用犧牲層A中的一個在所述頂部或所述底部連接到相鄰的子堆疊件。

圖2中的(a)是示出形成納米片結構的初始晶體堆疊件的外延生長的圖。初始堆疊件200示出為包括n個子堆疊件202，其中，子堆疊件202中的每個包括至少三個層，犧牲層A和至少兩個不同的非犧牲層B和C，其中，犧牲層和非犧牲層可具有不同的材料性質。子堆疊件202可彼此不同并且它們的準確的層順序、材料和厚度可不同。在另一實施例中，每層也可包括子層(未示出)。

在一個實施例中，子堆疊件202可彼此相同使得晶體堆疊件包括相同子 堆疊件的重復。在可選的實施例中，如下面在圖3中所示，子堆疊件202中的至少一個的結構可改變。在圖2中的(a)中示出的示例中，堆疊件相同并且堆疊件具有犧牲層A的最終蓋204。

再次參照圖1，納米片FET器件的制造繼續，從而在外延晶體堆疊件的每個端部(源極和漏極)處形成柱結構，所述柱結構將在犧牲層的選擇性蝕刻之后使納米片保持在適當的位置(塊102)。

相對于所有的非犧牲層B和C，犧牲層A接著被選擇性地去除，同時堆疊件200中的保留層通過柱結構保持在適當的位置，使得在去除犧牲A之后，子堆疊件中的每個包含非犧牲層B和C(塊106)。堆疊件200可設計成使得在每個子堆疊件中的層A能夠相對于堆疊件中的所有其他層在蝕刻工藝(例如，濕法蝕刻)中被選擇性地去除(即，蝕刻工藝在比B和C高的速率下蝕刻A)。

圖2中的(b)示出在去除犧牲層A之后的堆疊件，其中，非犧牲層B和C保留在每個子堆疊件202中。在圖2中的(b)中的圖是省略了源極和漏極端部柱結構(在圖中示出的部分向左和向右)的納米片結構的中心部分的示意剖視圖。應該理解的是，電流流動方向是水平的和橫向的。

在一些實施例中，每個子堆疊件202中的層A、層B和層C為按照彼此外延的關系，每層的子層(如果有的話)也全部為按照外延關系。在優選的實施例中，堆疊件設計為使得在給定步驟給出出現在堆疊件中的層的組合的情況下，堆疊件和所有層在所有加工期間保持在熱力學或動力學的(亞穩態的)臨界厚度以下直到完成整個芯片為止；使得最終結構具有低密度的缺陷(例如，在優選的實施例中的納米片的單位面積＜10⁴cm^-2，以及在其他實施例中＜10⁶cm^-2)。在沉積期間和沉積之后層厚度和熱預算優選地設計成使層保持為具有低缺陷率并且整個子堆疊件維持相同的晶格常數。薄的層和低的熱預算可幫助自由地保持層缺陷并且可以幫助維持相同的晶格常數。

在一些實施例中，堆疊件中的所有層包括具有小于10％的晶格失配的材料。在一些實施例中，晶格失配可保持在5％以下。由于在優選的實施例中，生長的晶體堆疊件設計成使得堆疊件和所有層(以及子層)在所有加工期間保持在熱力學或動力學的(亞穩態的)臨界厚度以下，因此在這些實施例中，在初始生長的堆疊件中的所有層實現有效地且基本上相同的晶格常數，所述晶格常數可與組成層的材料在處于自由松弛狀態時的晶格常數不同。另外， 作為上述的堆疊件設計的結果，在加工期間的所有時間以及在完成集成電路的加工之后的最終狀態中，對于每個子堆疊件，將存在對于子堆疊件內的所有層的基本上一個共同的晶格常數。如果構成子堆疊件的層(或子層)由在它們的松弛狀態下具有不同晶格常數的材料制成，那么這意味著在每個子堆疊件內的層(或子層)將在整個工藝保持應變。然而，由于堆疊件中的一些層在整個工藝正在被去除，因此用于每個子堆疊件的共同晶格常數可在工藝中的不同步驟處不同。相當地，應變可在工藝中的不同步驟處不同。其他實施例是能夠的，所述其他實施例包括超過臨界厚度地生長一些層的情況、包括在加工的一些階段存在堆疊件中的層具有有效地不同的晶格常數的情況。

在一些實施例中，在去除犧牲層A之后保留的子堆疊件可包括材料C的中心層以及在上面和在下面的材料B的附加層。子堆疊件可設計成使得在去除犧牲層A之后，在子堆疊件內的層B和層C維持外延關系并且即使層B和層C中的材料在它們的松弛狀態下具有不同的晶格常數，在優選的實施中，子堆疊件內也具有有效地且基本上相同的晶格常數。在一個實施例中，子堆疊件中的至少兩個層在它們的松弛狀態下具有不同的晶格常數，當實施在始終維持一個晶格常數的子堆疊件中時導致層中的應變。在一些實施例中，層B和層C由對于相關載流子具有能帶階躍的半導體材料制成，使得對于載流子的勢壘出現在層之間。

在一個實施例中，納米片結構用作MOSFET器件的溝道區的部分并且子堆疊件202中的至少兩個非犧牲層可對于相關載流子(用于nMOS器件的電子和用于pMOS器件的空穴)具有不同的能帶邊緣位置，使得對于載流子的勢壘出現在層之間(例如，對于MOSFET中的主要載流子＞0.15eV)。然而在另一實施例中，在保留的子堆疊件中的非犧牲層(在去除犧牲層A之后)在它們的松弛狀態下具有不同的晶格常數但當實施在堆疊件中時(即，在子堆疊件結構內應變)具有相同的晶格常數，并且對于相關載流子(用于nMOS器件的電子和用于pMOS器件的空穴)具有不同的能帶邊緣位置使得對于載流子的勢壘出現在層之間(例如，＞0.15eV)。

在一些實施例中，使用如圖2中的(a)中所示的子堆疊件結構，層B和層C可包括具有非常相似(或相同)的晶格常數的III-V半導體材料(例如，合金)。在一些實施例中，層B是InP，層C可包括晶格匹配的InGaAs合金。在其他實施例中，層B可包括InP或InAlAs合金，層C可包括晶格匹 配的InGaAs合金，InGaAs合金的成分選擇成相對于相鄰的InP層或InAlAs層具有小于2％的晶格失配。在另一實施例中，子堆疊件可包括InGaAs中心層和相鄰的InP頂層和InP底層，去除犧牲層A之后在每個子堆疊件的最頂部和最底部處的晶體介電層可包括外延的稀土氧化物。

在一些實施例中，層A、層B和層C可包括Si-Ge合金(在成分方面不同)。在一些實施例中，層A包括SiGe合金，層B和層C包括具有比層A低的Ge含量的SiGe合金，其中，層B和層C具有不同的Ge含量。在一些實施例中，層A可以是近似90％或更高的Ge含量的基本上純Ge，層B可以是具有在25％-75％范圍中的Ge含量的基本上Si-Ge合金；層C可以是基本上純Si。其他實施是能夠的。

在具有如圖2中的(a)中所示的子堆疊件結構的一些實施中，所述層可包括如下的：

層C：近似3nm-4nm的基本上Si或低Ge的SiGe合金(例如，＜20％的Ge)，

層B：近似2nm-3nm的近似40％至80％的Ge的SiGe，

層A：近似＞10nm的基本上純Ge(例如，＞90％的Ge)。在去除層A之后產生的子堆疊件主要包括由壓應變的SiGe層(例如，40％至75％的Ge)包圍的張應變的Si核。

在一些實施例中，采用如圖2中的(a)中示出的子堆疊件結構，可在層B和層C之間存在對于載流子的能帶階躍，從而實現量子阱結構。在一些實施例中，載流子傳輸由于QW效應而優先地穿過層B。

圖3是示出子堆疊件203的替代示例的初始晶體堆疊件的外延生長的圖。在這個示例中，子堆疊件203包括犧牲層A和非犧牲層B、C¹和C²。在去除犧牲層A之后的子堆疊件結構包括中心層C¹、在頂部和底部上與C¹相鄰的層B以及與層B相鄰的層C²，使得子堆疊件的最頂層和最底層是層C²。許多其他組合是能夠的。

在一個實施例中，B層、C¹層和C²層可包括在所述層的至少兩個中具有晶格常數的差異的半導體材料，所述差異導致層中的應變。在一些實施中，采用如圖3所示的子堆疊結構，所述層可包括如下的：

層C¹：近似3nm-4nm的基本上Si或低Ge的SiGe合金(例如，＜20％的Ge)，

層B：近似2nm-3nm的近似40％至80％的Ge的SiGe，

層C²：在0.4nm和1nm之間的基本上純Si或低Ge的SiGe(例如，＜20％的Ge)，

層A：近似＞10nm或更厚的基本上純Ge(例如，＞90％的Ge)。

在去除A之后產生的子堆疊件主要包括由壓應變的SiGe層(例如，40％至75％的Ge)包圍的張應變的Si核和覆蓋的Si(或低Ge的SiGe)層。

在一些實施例中，層C可包括高Ge的SiGe合金(例如，90％的Ge或相似的)，層B可包括具有比在層C中的SiGe合金大的晶格常數(在松弛狀態下)并且具有＞0.2eV(優選地，～0.5eV)的相對層C的導帶階躍的III-V合金或II-VI合金，諸如AlAsSb合金(或相似的)。這導致在SiGe層上的很高的張應變。也存在SiGe和AlAsSb之間的相當大的CB階躍(多達～0.5eV)，所述CB階躍將導致電子被限制在B-C堆疊件的中心。高的應變以及通過電介質對電子波函數的保護導致很高的電子遷移率。

在一些實施例中，每個子堆疊件的非犧牲層結構可包含90％的Ge或更高的高Ge的SiGe合金的核層以及包括II-VI或III-V合金(例如，AlAsSb)的在這個核層上面和下面相鄰的層，所述相鄰的層在它們的松弛狀態下具有比核層中的SiGe合金大的晶格常數并且具有導帶階躍，從而導帶邊緣比在SiGe合金核層中高出近似0.15eV或更多。

參照圖2中的(c)，示出了圖，該圖示出了外加形成柵極堆疊件(柵極電介質和柵電極)的層D和層E的納米片結構，所述柵極堆疊件在去除犧牲層A之后共形地生長/沉積。所述工藝可包括氧化步驟(包括在臭氧濕法處理中的化學氧化等)和/或ALD和/或CVD沉積。例如，在納米片結構用作MOSFET器件的溝道區的實施例中，所述方法還可包括在去除犧牲層A之后通過氧化或電介質沉積技術在暴露的區域處完成溝道的隔離；以及通過共形沉積形成柵極電介質和柵電極。

層D是典型的介電層或堆疊件并且可包括諸如界面層(IL)和高k層的子層。層D可以是非晶的或晶體的或者兩者的組合。在一個實施例中，介電層D可包括通過本領域已知的方法在頂部上形成IL和高k層。

層D可包含沉積半導體(例如，通過CVD)作為第一層(不包括在去除犧牲層A之后出現在堆疊件中的任何絕緣層的實施)。在一些實施例中，這個第一半導體層或半導體覆蓋層是Si覆蓋層。在一些實施例中，半導體蓋 在這個步驟中被添加作為D的部分。在一些實施例中，這個層是小于或近似1nm的Si蓋。

在一些實施例中，層D的至少部分可生長為初始堆疊件(完全晶體外延堆疊件)的部分，并且充當晶體絕緣體(未被去除)。這使完全晶體絕緣體結構與雙軸應變半導體多層概念相結合。這對于載流子濃度在層B中最高的器件可以特別有用(例如，空穴，在層B是富Ge的SiGe的實施例中)。然而，在這些實施例中，需要注意在納米片的邊緣處提供溝道和柵電極之間的隔離；這可通過在去除層A之后，但在沉積柵電極E之前執行的氧化步驟和/或附加的電介質沉積步驟來完成。如果使用氧化步驟，則可設計成在所述片的邊緣上比在所述片的由晶體電介質覆蓋的頂面和底面上生長更厚的氧化層。諸如漏電和Tinv的考量應該指示是否優選氧化步驟和/或附加的介電層(可以是非晶的)。

層E是柵電極。沉積可包括共形的CVD薄膜或ALD薄膜或組合，并且可包含若干子層。

再次參照圖3，在一些實施例中，層C²可以是晶體電介質，同時層C¹和層B是半導體(C¹和B形成例如所描述的應變的堆疊件或者QW堆疊件)。如果使用晶體介電層C²，那么介電層D的沉積可選并且如果采取其他步驟以在所述片的邊緣處使柵電極層E與溝道隔離，那么介電層D的沉積可跳過。否則，可在去除層A之后但在沉積柵電極E之前執行氧化步驟和/或電介質沉積步驟(例如，電介質D)以在所述片的邊緣處使柵電極與溝道隔離。如果使用氧化步驟，可設計成在所述片的邊緣上比在所述片的由晶體電介質覆蓋的頂面和底面上生長更厚的氧化層。諸如漏電和Tinv的考量應該指示是否優選氧化步驟和/或附加的介電層D(可以是非晶的)。

在一個實施例中，這里描述的納米片結構可用作p型或n型場效應晶體管(FET)器件的部分，其中，層A、層B和層C通過原位工藝形成，層A、層B和層C與基板基本上水平地平放，其中，溝道區包括層B和層C的至少部分，柵極堆疊件包圍溝道區。

在一個實施例中，FET是p型，并且所述層應變，其中，層A包括近似90％或更高的Ge含量的富Ge的SiGe合金，層B包括近似40％-80％的Ge的中間Ge含量的SiGe合金，層C包括近似小于20％的Ge的富Si的SiGe合金。

在一些實施例中，FET是p型并且所述層應變，在選擇性地去除犧牲層A之后保留在每個子堆疊件中的所述至少兩個非犧牲層包括在松弛狀態下具有不同的晶格常數的材料，其中，層A包括近似90％的Ge或更高的富Ge的SiGe合金，去除層A之后的子堆疊件具有一種結構，所述結構包括：近似20％的Ge或更少的富Si的SiGe合金的底層C²、40％至80％的Ge的中間Ge含量的相鄰的層B、20％的Ge或更少的富Si的SiGe合金的相鄰的層C¹、40％至80％的Ge的中間Ge含量的相鄰的層B、20％的Ge或更少的富Si的SiGe合金的相鄰的頂層。

在一個實施例中，層C為近似3nm至4nm厚，層B為近似2nm至3nm厚，層A為近似至少10nm厚。

在FET是p型或n型的一個實施例中，在選擇性地去除層A之后保留在每個子堆疊件中的非犧牲層可包括對于MOSFET中的主要載流子具有至少0.15eV的能帶邊緣階躍的半導體材料，半導體材料的非犧牲層可由III-V合金制成。

在一個實施例中，每個子堆疊件的非犧牲層結構包含半導體核，所述半導體核包括具有InP或InAlAs的相鄰層的InGaAs合金的中心層，InGaAs合金的成分選擇成具有相對于相鄰的InP或InAlAs層的小于2％的晶格失配。

在FET是具有應變的層的n型的一些實施例中，在選擇性地去除層A之后保留在每個子堆疊件中的非犧牲層可包括對于MOSFET中的主要載流子具有至少0.15eV的能帶邊緣階躍的半導體材料。每個子堆疊件的非犧牲層結構可包含90％的Ge或更高的高Ge的SiGe合金的核層以及在這個核層上面和下面相鄰的包括II-VI或III-V合金的層，所述合金在它們的松弛狀態下具有比在核層中的SiGe合金大的晶格常數并且具有導帶階躍，從而導帶邊緣比在SiGe合金核層中高出近似0.15eV或更多。在FET是具有應變的層的n型的一個實施例中，相鄰層可由AlAsSb合金制成。

已經公開了用于制造具有一個或更多個子堆疊件的納米片堆疊件結構的方法和系統。已經根據示出的實施例描述了本發明，可以有對實施例的變更，任何變更將在本發明的精神和范圍內。因此，在不脫離權利要求的精神和范圍的情況下，可通過本領域普通技術人員作出許多修改。

雖然在許多實施中，所有子堆疊件具有名義上相同的層結構，但是在一些實施例中，不同的子堆疊件可具有不同的層結構。可在這種情況下指定指 數n以將在不同的子堆疊件中的層區分開；例如層An、層Bn和層Cn可形成子堆疊件n。