半導體裝置的制作方法

文檔序號：12130583閱讀：171來源：國知局

本申請案享有以日本專利申請案2015-180896號(申請日：2015年9月14日)為基礎申請案的優先權。本申請案通過參照該基礎申請案而包含基礎申請案的全部內容。

技術領域

本發明的實施方式涉及半導體裝置。

背景技術：

作為連接電腦等信息設備與周邊設備時的連接標準之一而眾所周知的是USB(Universal Serial Bus：USB(通用串行總線))。在利用USB的連接中，通過包含雄型連接器(也稱為插塞)及雌型連接器(也稱為插口)的USB連接器而連接信息設備與周邊設備，由此不僅能夠進行數據的傳輸，而且例如也能夠從信息設備獲得周邊設備的動作所必需的電源、或經由USB集線器而連接多個設備。

作為能夠利用USB傳輸數據的半導體裝置之一而可列舉插塞一體型的半導體裝置。在插塞一體型的半導體裝置中，例如將從插塞延伸的連接端子與電路襯底的連接焊墊經由焊料電性連接。然而，當對連接端子與連接焊墊之間的連接部施加力時，存在因連接端子的變形而產生插塞與電路襯底之間的連接不良的情況。

技術實現要素：

本發明的實施方式提供一種能夠抑制插塞與電路襯底之間的連接不良的產生的半導體裝置。

實施方式的半導體裝置為通過與插口連接而能夠利用USB傳輸數據的半導體裝置。半導體裝置包括：電路襯底，具備具有包含第一連接焊墊的多個連接焊墊的配線襯底、搭載在配線襯底的半導體芯片；插塞，具備第一框體及連接端子，該第一框體具備具有包含第一面及位于第一面的相反側的第二面的外周面的框體部、被外周面包圍的中空部、及從框體部向與第一面或第二面不同的方向延伸的突起，該連接端子從中空部的內部延伸至外部且電性連接于第一連接焊墊；及第二框體，一面覆蓋電路襯底一面接觸于第一面及第二面，且具有與突起嵌合的插入孔。

附圖說明

圖1是表示半導體裝置的構造例的側視示意圖。

圖2是表示半導體裝置的構造例的俯視示意圖。

圖3是表示插塞的構造例的示意圖。

圖4是表示半導體裝置的其他構造例的側視示意圖。

圖5是表示半導體裝置的其他構造例的俯視示意圖。

圖6是用以說明半導體裝置的制造方法例的圖。

圖7是用以說明半導體裝置的制造方法例的圖。

具體實施方式

以下，參照圖式對實施方式進行說明。另外，圖式為示意性的圖式，例如存在厚度與平面尺寸的關系、各層的厚度的比率等與現實不同的情況。此外，在實施方式中，對實質上同一構成要素附上同一符號并省略說明。

圖1為半導體裝置的側視示意圖。圖2是半導體裝置的俯視示意圖。圖1及圖2所示的半導體裝置10包括框體1、電路襯底2、及插塞3。另外，在圖1及圖2中，為方便起見而未圖示一部分構成要素。

框體1以覆蓋電路襯底2的方式設置。框體1具有絕緣性，例如由聚氯乙烯等合成樹脂等形成。框體1包括：框體部11，具有插入孔11a與槽11b；及框體部12，以在與框體部11之間具有在內壁具有插入孔11a及槽11b的開口部1a的方式結合于框體部11。換言之，開口部1a的內壁具有：第一內壁部，具有插入孔11a；及第二內壁部，具有在開口部1a的深度方向上設置在較第一內壁部的位置更深的位置的槽11b。插入孔11a的平面形狀為矩形狀，但并不限定于此，也可為圓形。插入孔11a也可為貫通孔。此外，插入孔11a也可作為與槽11b連續的一個開口部而設置。

電路襯底2以不重疊于插入孔11a的全部的方式設置在開口部1a的第二內壁部。對于電路襯底2，圖1及圖2所示的電路襯底2為SiP(System in a Package：SiP(系統級封裝))，但并不限定于此。電路襯底2也可接觸固定于開口部1a的內壁。

電路襯底2包括：配線襯底21，具有面21a及位于面21a的相反側的面21b；存儲器芯片22，搭載在面21a上；控制器芯片23，搭載在面21a上，經由配線襯底21而與存儲器芯片22電性連接；及密封樹脂層24，密封存儲器芯片22及控制器芯片23。電路襯底2是通過例如在利用密封樹脂層24密封配線襯底21上的存儲器芯片22及控制器芯片23之后進行封裝切割而形成。由此，面21a的全體也可被密封樹脂層24覆蓋。

配線襯底21具有設置在面21a上的多個連接焊墊、及設置在面21b上即位于存儲器芯片22及控制器芯片23的搭載面的相反側的面、且包含連接焊墊211的多個連接焊墊。存儲器芯片22與控制器芯片23經由設置在面21a及面21b上的多個連接焊墊而電性連接。面21a上的連接焊墊例如能夠經由貫通配線襯底21的通孔而與面21b上的連接焊墊電性連接。作為配線襯底21，能夠使用例如具有具備設置在表面的連接焊墊的配線層的玻璃環氧樹脂等樹脂襯底等。

存儲器芯片22具有例如積層有多個的半導體芯片。多個半導體芯片經由粘接層而以一部分重疊的方式相互粘接。多個半導體芯片通過利用打線接合來連接設置在各個半導體芯片的電極而電性連接。作為半導體芯片，能夠使用例如NAND閃速存儲器等具有存儲元件的存儲器芯片等。此時，半導體芯片除具備存儲單元以外，還可具備解碼器等。

控制器芯片23控制存儲器芯片22中所存儲的數據的寫入及讀出動作的執行。在控制器芯片23使用半導體芯片，例如通過利用打線接合來連接設置在半導體芯片的電極焊墊與設置在配線襯底21的連接焊墊而與配線襯底21電性連接。

作為存儲器芯片22及控制器芯片23與配線襯底21的連接方法，并不限定于打線接合，也可使用倒裝芯片接合或卷帶自動接合等無導線接合。此外，也可使用使存儲器芯片22與控制器芯片23積層在配線襯底21的面21a的TSV(Through Silicon Via：TSV(硅通孔))方式等三維安裝構造。

電路襯底2也可具有其他半導體芯片或被動零件來代替存儲器芯片22及控制器芯片23。此外，存儲器芯片22與控制器芯片23的位置也可顛倒。

密封樹脂層24以覆蓋存儲器芯片22及控制器芯片23的方式設置在配線襯底21的面21a上。密封樹脂層24含有SiO₂等無機填充材料。此外，無機填充材料除含有SiO₂以外，也可含有例如氫氧化鋁、碳酸鋁、氧化鋁、氮化硼、氧化鈦、或鈦酸鋇等。無機填充材料例如為粒狀，具有調整密封樹脂層24的粘度或硬度等的功能。密封樹脂層24中的無機填充材料的含量例如為60％以上且90％以下。作為密封樹脂層24，能夠使用例如無機填充材料與絕緣性的有機樹脂材料的混合物。作為有機樹脂材料而列舉例如環氧樹脂。

作為密封樹脂層24的形成方法，列舉例如使用無機填充材料與有機樹脂等的混合物的轉注成形法、壓縮模塑法、注射模塑法、片狀模塑法、或樹脂點膠法等。

圖3是表示插塞的構造例的示意圖。圖3所示的插塞3具備框體31、及端子部32。作為插塞3，列舉例如構成USB2.0或USB3.0的連接器的插塞。在USB標準之一即USB3.0中，能夠一面保持與USB2.0的相容性，一面進行具有USB2.0的10倍以上的傳輸速度的高速傳輸。另外，插塞3也可構成除USB2.0及USB3.0以外的USB標準的連接器。

框體31具有：外周面，包含面31a(下表面)、位于面31a的相反側的面31b(上表面)、沿與面31a或面31b垂直的方向設置的面31c(左側面)、及位于面31c的相反側的面31d(右側面)；中空部311，被外周面包圍，且在插塞3的長度方向延伸；及固定用突起31e，從框體31向與面31a或面31b不同的方向延伸。另外，框體31的外周面也可具有5面以上的面。

圖3中，固定用突起31e在插塞3的基端(面31b的基端)分別設置在面31c側及面31d側。固定用突起31e沿與面31b面31b垂直的方向(向下方向)延伸。另外，固定用突起31e也可例如以從面31a向下方向突出的方式設置。

固定用突起31e如圖1及圖2所示般與插入孔11a嵌合。此時，框體部11接觸于面31a，且框體部12接觸于面31b。由此，插塞3被從上下方向夾持。在圖1的框體部11，框體部11與面31a的接觸部的厚度及框體部11與面31b的接觸部的厚度，薄于固定用突起31e與插入孔11a的嵌合部的厚度。由此，能夠使半導體裝置10變薄。另外，固定用突起31e埋入于框體部11。

端子部32具有例如聚氯乙烯等合成樹脂等的絕緣部321、及設置在絕緣部321上的多個連接端子322。作為連接端子322，能夠使用例如銅等。此外，作為連接端子322，也可使用例如銅合金(例如鈹銅、磷青銅、鈷銅)或鎳合金(例如鈹鎳)等材料。

多個連接端子322的各者從插塞3的前端沿基端設置，且從中空部311的內部延伸至外部。連接端子322的一端在插塞3的前端側的中空部311內露出。多個連接端子322具有作為能夠連接于插口的外部連接端子的功能。

在插塞3的基端，連接端子的322的另一端如圖1及圖2所示般，經由焊料5而與連接焊墊211電性連接。連接端子322從中空部311的內部延伸至外部，且與第一連接焊墊電性連接。另外，連接端子322也可具有：外部連接端子，設置在中空部311的內部；及內部連接端子，與該外部連接端子電性連接，延伸至中空部311的外部，且經由焊料5而與連接焊墊211電性連接。

在將半導體裝置10連接于插口的情況下，在插塞3的前端側的中空部311內露出的連接端子322接觸于插口的連接端子。由此，能夠在半導體裝置10與包括插口的信息設備之間利用USB進行數據傳輸。

作為連接端子322，設置有電源端子(VBUS)、用于差動信號即通常傳輸用的數據信號的信號端子(D+、D-)、及接地端子(GND)等利用USB2.0或USB3.0傳輸數據所必需的連接端子、或用于差動信號即高速傳輸用的發送數據信號的信號端子(SSTX+、SSTX-)、用于差動信號即高速傳輸用的接收數據信號的信號端子(SSRX+、SSRX-)等利用USB3.0的高速傳輸所必需的連接端子等。圖3中，作為一例而圖示有電源端子(VBUS)、用于通常傳輸用的數據信號的信號端子(D+、D-)、及接地端子(GND)的4個連接端子322。

在將連接端子322的一部分電性連接于配線襯底21的連接焊墊211的情況下或將插塞3自身電性連接于配線襯底21的情況下，例如通過SMT(Surface Mount Technology：SMT(表面安裝技術))等焊料接合而進行接合。然而，SMT等焊料接合因成本較高而當焊料接合部位增加時制造成本會相應地變高。如此，在能夠利用USB傳輸數據的半導體裝置中，需要盡量減少焊料接合部位而能夠低價地制造的構造。

在所述半導體裝置中，代替在電路襯底而在框體設置插入孔，且使插塞的固定用突起嵌合于插入孔，由此固定插塞。假設在固定電路襯底與插塞的情況下，為了提高固定強度而必須利用采用SMT的焊料接合來將電路襯底與插塞機械性地連接。此外，于在密封樹脂層形成插入孔的情況下，存在密封狀態惡化等問題。由此，通過使插塞的固定用突起嵌合于框體的插入孔來固定插塞，而能夠一面抑制利用SMT的焊料接合部位的增加，一面固定插塞。由此，例如能夠降低制造成本。此外，由于無需在電路襯底設置插入孔，因此能夠保持密封狀態，此外能夠使電路襯底變小。

此外，在使插塞嵌合固定于框體的情況下，當嵌合部僅為單方向時，例如會對插塞施加外力，從而對插塞的連接端子與電路襯底的連接焊墊之間的連接部施加力。由此，存在因連接端子的變形而產生插塞與電路襯底之間的連接不良的情況。

在所述半導體裝置中，使插塞嵌合于框體并且框體接觸于插塞的框體部的第一面及位于第一面的相反側的第二面。能夠通過框體而從多個方向支撐插塞，因此能夠抑制插塞的連接端子與電路襯底的連接焊墊之間的連接不良的產生。

半導體裝置10的構造并不限定于所述構造。圖4是表示半導體裝置的其他構造例的側視示意圖。圖5是表示半導體裝置的其他構造例的俯視示意圖。

圖4及圖5所示的半導體裝置與圖1及圖2所示的半導體裝置相比，框體1接觸于面31c及面31d的構成不同。即，框體1以接觸于面31a及面31d且包圍外周面的包含基端的一部分(框體31的包含基端的一部分)的方式設置。

在所述半導體裝置中，使插塞嵌合于框體，并且框體接觸于插塞的框體部的第一面、第一面的相反側的第二面、及與第一面或第二面垂直地設置的第三面。能夠通過框體從多個方向支撐插塞，因此能夠抑制插塞的連接端子與電路襯底的連接焊墊之間的連接不良的產生。

其次，參照圖6及圖7對所述半導體裝置的制造方法例進行說明。圖6及圖7是用以說明半導體裝置的制造方法例的圖。

在所述半導體裝置的制造方法例中，如圖6所示般，準備具有插入孔11a、槽11b、及用以支撐插塞3的區域11c的框體部11。框體部11例如是通過將樹脂灌入至模具中并使之固化而成形為所需形狀。區域11c設置在較插入孔11a更靠框體部11的前端側。槽11b設置在較插入孔11a更靠框體部11的基端側。

其次，將電路襯底2載置在槽11b上。此外，準備插塞3，一面使面31a接觸于區域11c，一面使固定用突起31e與插入孔11a嵌合而將插塞3的一部分載置在框體部11上。進而，將連接端子322的基端通過例如SMT等焊料接合而經由焊料5電性連接于連接焊墊211。

也可通過嵌入成形而固定框體部11與插塞3。嵌入成形是指將樹脂注入至插入于模具內的金屬零件的周圍而使金屬與樹脂一體化的成形方法。此時，固定用突起31e以埋入于框體部11的方式固定。

繼而，如圖7所示般，準備具有用以支撐插塞3的區域12a的框體部12。框體部12例如是通過將樹脂灌入至模具中并使之固化而形成為所需的形狀。區域12a設置在框體部12的前端側。另外，也可與框體部11相同在框體部12設置槽，一面使框體部11的槽11b與框體部12的槽對向一面使框體部11與框體部12結合。

其次，以在框體部11與框體部12之間形成有在側壁具有插入孔11a的開口部的方式使框體部12結合于框體部11。此時，也可使用例如卡扣等使框體部11與框體部12結合。在使用卡扣的結合方法中，在框體部11及框體部12的一者設置凸部，且在另一者設置凹部，通過利用材料的彈性將凸部嵌入并卡止于凹部中而使框體部11與框體部12結合。此外，也可使用粘接劑等使框體部11與框體部12相互貼合。通過所述步驟而能夠制造半導體裝置10。

另外，各實施方式是作為例而提示者，并未意圖限定發明的范圍。這些新穎的實施方式能夠以其他各種形態實施，且能夠在不脫離發明主旨的范圍進行各種省略、替換、變更。這些實施方式及其變形包含在發明的范圍及主旨中，并且包含在權利要求書中所記載的發明及其均等的范圍。

[符號的說明]

1 框體

1a 開口部

2 電路襯底

3 插塞

10 半導體裝置

11 框體部

11a 插入孔

11b 槽

12 框體部

21 配線襯底