改善鰭式場效應管性能的方法與流程

本發明涉及半導體制造技術領域，特別涉及一種改善鰭式場效應管性能的方法。

背景技術：

隨著半導體工藝技術的不斷發展，半導體工藝節點遵循摩爾定律的發展趨勢不斷減小。為了適應工藝節點的減小，不得不不斷縮短mosfet場效應管的溝道長度。溝道長度的縮短具有增加芯片的管芯密度，增加mosfet場效應管的開關速度等好處。

然而，隨著器件溝道長度的縮短，器件源極與漏極間的距離也隨之縮短，這樣一來柵極對溝道的控制能力變差，使得亞閾值漏電(subthresholdleakage)現象，即所謂的短溝道效應(sce：short-channeleffects)更容易發生。

因此，為了更好的適應器件尺寸按比例縮小的要求，半導體工藝逐漸開始從平面mosfet晶體管向具有更高功效的三維立體式的晶體管過渡，如鰭式場效應管(finfet)。finfet中，柵極至少可以從兩側對超薄體(鰭部)進行控制，具有比平面mosfet器件強得多的柵對溝道的控制能力，能夠很好的抑制短溝道效應；且finfet相對于其他器件，具有更好的現有的集成電路制作技術的兼容性。

然而，現有技術形成的鰭式場效應管的電學性能有待提高。

技術實現要素：

本發明解決的問題是提供一種改善鰭式場效應管性能的方法，改善鰭部頂部拐角圓滑度，從而改善形成的鰭式場效應管的性能。

為解決上述問題，本發明提供一種改善鰭式場效應管性能的方法，包括：提供襯底，所述襯底表面形成有分立的鰭部；形成覆蓋所述襯底表面以及鰭部側壁表面的隔離層，所述隔離層頂部低于鰭部頂部，所述隔離層暴露出第一厚度的鰭部；對所述高于隔離層的鰭部進行退火處理，所述退火處理適于 提高所述鰭部頂部拐角的圓滑度，其中，所述退火處理在含有h2的氛圍下進行；在進行所述退火處理之后，去除第二厚度的隔離層形成隔離結構；在形成所述隔離結構之后，對所述高于隔離結構的鰭部進行氧化處理，在鰭部的頂部和側壁表面形成氧化層。

可選的，所述退火處理的退火溫度為300℃～500℃。

可選的，在進行退火處理的工藝中，h2流量為1sccm～1000sccm。

可選的，所述第一厚度為0.5nm～5nm。

可選的，所述第二厚度為5nm～50nm。

可選的，在形成所述隔離層之前，所述鰭部頂部表面形成有硬掩膜層。

可選的，形成所述隔離層的工藝步驟包括：形成覆蓋所述襯底表面、鰭部側壁表面、以及硬掩膜層表面的隔離膜，所述隔離膜頂部高于硬掩膜層頂部；去除高于所述硬掩膜層頂部的隔離膜；接著，去除所述硬掩膜層；去除部分厚度的隔離膜形成所述隔離層。

可選的，所述隔離膜的形成工藝包括：采用流動性化學氣相沉積工藝形成前驅隔離膜；對所述前驅隔離膜進行退火固化處理，將前驅隔離膜轉化為隔離膜。

可選的，在形成所述隔離膜之前，在所述襯底表面以及鰭部側壁表面形成線性氧化層；在去除部分厚度的隔離膜的同時，還去除高于隔離層的線性氧化層。

可選的，所述線性氧化層的材料為氧化硅。

可選的，所述氧化處理為干氧氧化、水汽氧化或濕氧氧化。

可選的，采用原位水汽生成氧化工藝進行所述氧化處理，工藝參數包括：反應氣體包括o2、h2和h2o，其中，o2流量為0.1slm至20slm，h2流量為0.1slm至20slm，h2o流量為0.1slm至50slm，反應腔室溫度為650度至1000度，反應腔室壓強為0.1托至760托，反應時長為5秒至10分。

可選的，所述氧化層的材料為氧化硅。

可選的，還包括步驟：在所述氧化層表面形成高k柵介質層；在所述高k柵介質層表面形成柵電極層。

可選的，所述襯底包括核心器件區和輸入輸出器件區，其中，核心器件區襯底表面形成有鰭部，輸入輸出器件區襯底表面形成有鰭部；在形成所述氧化層之后，還包括步驟：去除所述核心器件區的氧化層；在所述核心器件區的鰭部表面形成偽氧化層，所述偽氧化層的厚度小于氧化層的厚度；在所述氧化層表面以及偽氧化層表面形成偽柵層；在所述偽柵層兩側的鰭部內形成源漏極；在所述源漏極表面形成層間介質層，所述層間介質層還覆蓋偽柵層側壁表面；刻蝕去除所述偽柵層；刻蝕去除所述偽氧化層，暴露出核心器件區鰭部表面；在所述核心器件區鰭部表面形成界面層，所述界面層厚度小于氧化層厚度。

可選的，還包括：在所述界面層表面以及氧化層表面形成柵電極層。

可選的，還包括：在所述界面層表面以及氧化層表面形成高k柵介質層；在所述高k柵介質層表面形成柵電極層。

與現有技術相比，本發明的技術方案具有以下優點：

本發明提供的改善鰭式場效應管性能的技術方案中，在襯底表面和鰭部側壁形成隔離層，所述隔離層暴露出第一厚度的鰭部；接著，對高于隔離層的鰭部進行退火處理，所述退火處理在含有h2的氛圍下進行，且所述退火處理適于提高鰭部頂部拐角的圓滑度，使得后續在鰭部頂部和側壁形成的氧化層厚度均勻性得到提高；然后去除第二厚度的隔離層形成隔離結構，對高于隔離結構的鰭部進行氧化處理，由于鰭部頂部拐角圓滑度得到提高，使得鰭部頂部拐角不再具有應力集中區域，因此氧化處理對鰭部頂部和側壁的氧化速率相同或接近，相應形成的氧化層的厚度均勻性得到提高，改善形成的鰭式場效應管的可靠性和電學性能。

進一步，所述隔離層暴露出的鰭部的第一厚度為0.5nm～5nm，僅暴露出需要進行圓滑化的鰭部頂部，而大部分厚度的鰭部側壁被隔離層覆蓋，因此被隔離層覆蓋的鰭部不會經歷退火處理，從而使得被隔離層覆蓋的鰭部的寬度特征尺寸保持不變。

附圖說明

圖1至圖10為本發明一實施例提供的鰭式場效應管形成過程的剖面結構示意圖。

具體實施方式

由背景技術可知，現有技術形成的鰭式場效應管的電學性能有待提高。

鰭式場效應管的柵介質層包括覆蓋鰭部頂部表面和側壁表面的氧化層，所述氧化層的質量對鰭式場效應管的性能有著重要的影響。經研究發現，鰭部頂部具有拐角區域(corner)，所述拐角區域為鰭部頂部表面與側壁表面的交界區域，所述拐角區域存在一定的應力(stress)。通常的，采用氧化工藝對鰭部頂部表面和側壁表面進行氧化處理，形成所述氧化層。然而，由于受到所述拐角區域應力的影響，氧化處理對所述拐角區域的鰭部氧化速率較小，從而導致拐角區域形成的氧化層的厚度較薄。

由于拐角區域形成的氧化層厚度較薄，對鰭式場效應管的可靠性提出較大挑戰，例如，柵極氧化層完整性(goi，gateoxideintegrity)、電介質與時間相關擊穿性能(tddb，timedependentdielectricbreakdown)、正溫度-不穩定特性(pbti，positivebiastemperatureinstability)或負溫度-不穩定特性(nbti，negativebiastemperatureinstability)中的一種或多種造成不良影響。這一問題，對于輸入輸出(io，inputoroutput)器件而言更為顯著。

為解決上述問題，本發明提供一種改善鰭式場效應管性能的方法，包括：提供襯底，所述襯底表面形成有分立的鰭部；形成覆蓋所述襯底表面以及鰭部側壁表面的隔離層，所述隔離層頂部低于鰭部頂部，所述隔離層暴露出第一厚度的鰭部；對所述高于隔離層的鰭部進行退火處理，所述退火處理適于提高所述鰭部頂部拐角的圓滑度，其中，所述退火處理在含有h2的氛圍下進行；在進行所述退火處理之后，去除第二厚度的隔離層形成隔離結構；在形成所述隔離結構之后，對所述高于隔離結構的鰭部進行氧化處理，在鰭部的頂部和側壁表面形成氧化層。本發明提供的方法，對鰭部頂部進行退火處理使鰭部頂部拐角圓滑化，提高鰭部頂部拐角的圓滑度，因此在所述鰭部頂部和側壁表面形成的氧化層的厚度均勻性能夠得到提高，從而改善形成的鰭式 場效應管的性能。

為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

圖1至圖10為一實施例提供的鰭式場效應管形成過程的剖面結構示意圖。

參考圖1，提供襯底101，所述襯底101表面形成有分立的鰭部102。

本實施例中，以形成的鰭式場效應管包括輸入輸出器件和核心器件(coredevice)為例。所述襯底101包括核心器件區i和輸入輸出器件區ii，其中，核心器件區i為后續形成核心器件提供工藝平臺，輸入輸出器件區ii為后續形成輸入輸出器件提供工藝平臺，其中，輸入輸出器件為輸入器件或輸出器件中的一種或兩種。本實施例中，所述核心器件區i與輸入輸出器件區ii相鄰，在其他實施例中，所述核心器件區還能夠與輸入輸出器件區相隔。

所述襯底101的材料為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦，所述襯底101還能夠為絕緣體上的硅襯底或者絕緣體上的鍺襯底；所述鰭部102的材料包括硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦。本實施例中，所述襯底101為硅襯底，所述鰭部102的材料為硅。

本實施例中，形成所述襯底101、鰭部102的工藝步驟包括：提供初始襯底；在所述初始襯底表面形成圖形化的硬掩膜層103；以所述硬掩膜層103為掩膜刻蝕所述初始襯底，刻蝕后的初始襯底作為襯底101，位于襯底101表面的凸起作為鰭部102。

在一個實施例中，形成所述硬掩膜層103的工藝步驟包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成圖形化的光刻膠層；以所述圖形化的光刻膠層為掩膜刻蝕所述初始硬掩膜，在初始襯底表面形成硬掩膜層103；去除所述圖形化的光刻膠層。在其他實施例中，所述硬掩膜層的形成工藝還能夠包括：自對準雙重圖形化(sadp，self-aligneddoublepatterned)工藝、自對準三重圖形化(self-alignedtriplepatterned)工藝、或自對準四重圖形化(self-aligneddoubledoublepatterned)工藝。所述雙重圖形化工藝包括lele(litho-etch-litho-etch)工藝或lle(litho-litho-etch)工藝。

本實施例中，在形成所述鰭部102之后，保留位于鰭部102頂部表面的硬掩膜層103。所述硬掩膜層103的材料為氮化硅，后續在進行平坦化工藝時，所述硬掩膜層103頂部表面能夠作為平坦化工藝的停止位置，起到保護鰭部102頂部的作用。

本實施例中，所述鰭部102的頂部尺寸小于底部尺寸。在其他實施例中，所述鰭部的側壁還能夠與襯底表面相垂直，即鰭部的頂部尺寸等于底部尺寸。

所述鰭部102頂部拐角區域的圓滑度較差，在一實施例中，所述鰭部102頂部拐角呈接近90度，使得所述拐角區域的應力較為集中。

參考圖2，對所述鰭部102表面進行氧化處理，在所述襯底100表面和鰭部102側壁表面形成線性氧化層104。

由于鰭部102為通過刻蝕初始襯底后形成，所述鰭部102通常具有凸出的棱角且表面具有缺陷。本實施例對鰭部102進行氧化處理形成線性氧化層104，在氧化處理過程中，由于鰭部102凸出的棱角部分的比表面積更大，更容易被氧化，后續去除所述線性氧化層104之后，不僅鰭部102表面的缺陷層被去除，且凸出棱角部分也被去除，使鰭部102的表面光滑，晶格質量得到改善，避免鰭部102尖端放電問題。并且，形成的線性氧化層104還有利于提高后續形成的隔離層與鰭部102之間的界面性能。

所述氧化處理可以采用氧等離子體氧化工藝、或者硫酸和過氧化氫的混合溶液氧化工藝。所述氧化處理還會對襯底101表面進行氧化，使得形成的線性氧化層104還位于襯底101表面。

本實施例中，采用issg(原位水汽生成，in-situstreamgeneration)氧化工藝對鰭部102進行氧化處理，形成所述線性氧化層104，由于鰭部102的材料為硅，相應形成的線性氧化層104的材料為氧化硅。

所述氧化處理為拐角圓化處理，然而，在進行所述氧化處理之后，所述鰭部102的拐角區域仍具有一定的應力。

參考圖3，形成覆蓋所述襯底101表面、鰭部102側壁表面、以及硬掩膜層103表面的隔離膜105，所述隔離膜105頂部高于硬掩膜層103頂部；接著，去除高于所述硬掩膜層103頂部的隔離膜105，使所述隔離膜105頂部與硬掩 膜層103頂部齊平。

本實施例中，還在所述線性氧化層104表面形成隔離膜105。

所述隔離膜105為后續形成隔離結構提供工藝基礎；所述隔離膜105的材料為絕緣材料，例如為氧化硅、氮化硅或氮氧化硅。本實施例中，所述隔離膜105的材料為氧化硅。

為了提高形成隔離膜105工藝的填孔(gap-filling)能力，采用流動性化學氣相沉積(fcvd，flowablecvd)或高縱寬比化學氣相沉積工藝(harpcvd)，形成所述隔離膜105。在一個具體實施例中，所述隔離膜105的形成工藝包括：采用流動性化學氣相沉積工藝形成前驅隔離膜；對所述前驅隔離膜進行退火固化處理，將前驅隔離膜轉化為隔離膜105。

本實施例中，采用化學機械研磨工藝，研磨去除高于硬掩膜層103頂部的隔離膜105，直至剩余隔離膜105頂部與硬掩膜層103頂部齊平。

參考圖4，去除所述硬掩膜層103(參考圖3)。

采用濕法刻蝕工藝，刻蝕去除所述硬掩膜層103。

本實施例中，所述硬掩膜層103的材料為氮化硅，刻蝕去除硬掩膜層103采用的刻蝕液體為磷酸溶液。

參考圖5，去除部分厚度的隔離膜105(參考圖4)，形成覆蓋所述襯底101表面以及鰭部102側壁表面的隔離層106，所述隔離層106頂部低于鰭部102頂部，所述隔離層106暴露出第一厚度的鰭部102。

所述隔離層106的作用包括：一方面，后續會繼續刻蝕去除部分厚度的隔離層106以形成隔離結構；另一方面，所述隔離層106覆蓋鰭部102的大部分側壁表面，僅將第一厚度的鰭部102暴露出來，因此被隔離層106覆蓋的鰭部102側壁免受后續的退火處理產生的影響，從而保證鰭部102的寬度特征尺寸不會變大。

所述第一厚度不宜過大，否則后續暴露在退火處理環境中的鰭部102的厚度過大，導致在提高鰭部102頂部拐角圓滑度的同時，還造成較厚的鰭部102的寬度特征尺寸變大，影響鰭式場效應管的性能。為此，本實施例中，所 述第一厚度為0.5nm～5nm。

采用干法刻蝕工藝、濕法刻蝕工藝或干法刻蝕工藝與濕法刻蝕工藝相結合的工藝，刻蝕去除部分厚度的隔離膜105。

本實施例中，采用濕法刻蝕工藝刻蝕去除部分厚度的隔離膜105，濕法刻蝕工藝采用的刻蝕液體為氫氟酸溶液。

在去除部分厚度的隔離膜105的過程中，還刻蝕去除部分線性氧化層104，去除高于隔離層106的線性氧化層104。

參考圖6，對所述高于隔離層106的鰭部102進行退火處理107，所述退火處理107適于提高所述鰭部102頂部拐角的圓滑度，其中，所述退火處理在含有h2的氛圍進行。

在所述退火處理107過程中，位于鰭部102頂部拐角區域的硅原子發生遷移，所述位于鰭部102頂部拐角區域的硅原子發生遷移方向的總體趨勢為向襯底101表面方向移動。因此，所述退火處理107能夠提高鰭部102頂部拐角的圓滑度，對鰭部102的頂部拐角圓滑化(cornerrounding)的效果好。

在h2的氛圍下進行退火處理107能夠提高鰭部102頂部拐角的圓滑度，其作用機理較為復雜。作為一種解釋，由于鰭部102頂部拐角區域的應力作用較大，使得鰭部102頂部拐角區域的硅原子懸掛鍵較多，因此，在外界提供給鰭部102頂部拐角區域的硅原子足夠的能量時，硅原子會掙脫si-si鍵的束縛，成為游離的硅原子，游離的硅原子在自身重力作用下向襯底101表面方向移動。

若所述退火處理107的退火溫度過低，則鰭部102頂部拐角區域的硅原子獲得的能量較低，硅原子難以獲得能掙脫化學鍵束縛的能量；所述退火處理107的退火溫度也不宜過高，否則鰭部102頂部拐角區域的硅原子的遷移距離將增加，造成鰭部102的寬度特征尺寸變大。為此，本實施例中，所述退火處理107的退火溫度為300℃～500℃。

在一個具體實施例中，所述退火處理107的工藝參數包括：h2流量為1sccm～1000sccm，退火溫度為300℃～500℃。

在退火處理107過程中，由于大部分鰭部102的側壁被隔離層106覆蓋，使得被隔離層106覆蓋的鰭部102未暴露在退火處理107環境中，使得被隔離層106覆蓋的鰭部102中的硅原子不會發生遷移，從而避免鰭部102底部的寬度特征尺寸變大。

參考圖7，在進行所述退火處理之后，去除第二厚度的隔離層106(參考圖6)形成隔離結構108。

所述隔離結構108起到電學隔離的作用。本實施例中，所述第二厚度為5nm～50nm。

采用濕法刻蝕工藝、干法刻蝕工藝或濕法刻蝕工藝或干法刻蝕工藝相結合的刻蝕工藝，刻蝕去除第二厚度的隔離層106。

本實施例中，采用濕法刻蝕工藝，刻蝕去除第二厚度的隔離層106，所述濕法刻蝕工藝的刻蝕液體為氫氟酸溶液。

參考圖8，在形成所述隔離結構108之后，對所述高于隔離結構108的鰭部102進行氧化處理，在鰭部102的頂部和側壁表面形成氧化層109。

所述氧化處理為干氧氧化、水汽氧化或濕氧氧化。本實施例中，采用原位水汽生成氧化工藝進行所述氧化處理，工藝參數包括：反應氣體包括o2、h2和h2o，其中，o2流量為0.1slm至20slm，h2流量為0.1slm至20slm，h2o流量為0.1slm至50slm，反應腔室溫度為650度至1000度，反應腔室壓強為0.1托至760托，反應時長為5秒至10分。

由于前述的退火處理使得鰭部102頂部拐角的圓滑度得到提高，因此鰭部102頂部拐角的應力作用減小，使得氧化處理對鰭部102頂部和側壁的氧化速率相同或相差很小，從而使得形成的氧化層109的厚度均勻性好，避免了現有技術中鰭部拐角區域氧化層厚度薄的問題，進而提高柵極氧化層完整性、改善tddb效應、nbti效應或pbti效應，提高形成的鰭式場效應管的可靠性和電學性能。

本實施例中，所述氧化層109的材料為氧化硅，所述氧化層109的厚度為10埃至30埃。

本實施例中，形成的鰭式場效應管包括輸入輸出器件和核心器件，所述氧化層109作為輸入輸出器件中柵介質層的一部分，后續會去除核心器件區i的氧化層109、保留輸入輸出器件區ii的氧化層109，在核心器件區i重新形成厚度比氧化層109薄的界面層。

參考圖9，刻蝕去除位于核心器件區i的氧化層109；接著，在所述核心器件區i的鰭部102表面形成偽氧化層110。

本實施例中，采用siconi刻蝕系統刻蝕去除位于核心器件區i的氧化層109。

所述偽氧化層110的材料為氧化硅，在后續刻蝕去除偽柵層的過程中，所述偽氧化層110起到保護核心器件區i鰭部102的作用。本實施例中，采用氧化工藝形成所述偽氧化層110。

參考圖10，在所述輸入輸出器件區ii的氧化層109表面以及核心器件區i的偽氧化層110表面形成偽柵膜；在所述偽柵膜表面形成第二圖形層(未圖示)；以所述第二圖形層為掩膜，圖形化所述偽柵膜形成偽柵層112。

本實施例中，采用后形成高k柵介質層后形成柵電極層(highklastmetalgatelast)的工藝。所述偽柵層112的材料為多晶硅、非晶碳或非晶硅；所述偽柵層112為鰭式場效應管的實際柵極結構占據空間位置。

本實施例中，所述偽柵層112的材料為多晶硅。

后續的工藝步驟包括：對所述偽柵層112兩側的鰭部102進行摻雜處理，在所述鰭部102內形成源漏極；在所述源漏極表面形成層間介質層，所述層間介質層覆蓋偽柵層112側壁表面；刻蝕去除所述偽柵層112；刻蝕去除所述偽氧化層110；在所述核心器件區i的鰭部102表面形成界面層，所述界面層的厚度小于氧化層109的厚度；形成覆蓋所述界面層表面以及氧化層109表面的高k柵介質層；在所述高k柵介質層表面形成柵電極層。在另一實施例中，還能夠直接在界面層表面以及氧化層表面形成柵電極層。

其中，形成的核心器件的柵介質層包括界面層以及位于界面層表面的高k柵介質層，形成的輸入輸出器件的柵介質層包括氧化層109以及位于氧化層109表面的高k柵介質層。由前述分析可知，本實施例中形成的氧化層109具 有較高的厚度均勻性，且所述氧化層109與鰭部102之間具有圓滑的拐角形貌界面，從而使得形成的輸入輸出器件的柵介質層厚度均勻性好，避免拐角尖銳而造成的尖端放電問題，改善goi問題、tddb問題、nbti問題以及pbti問題，提高輸入輸出器件的可靠性和電學性能，進而改善形成的鰭式場效應管的可靠性和電學性能。

在其他實施例中，還能夠采用先形成高k柵介質層后形成柵電極層的工藝(highkfirstmetalgatelast)，即，在形成偽柵膜之前在界面層以及氧化層表面形成高k柵介質層；或者采用先形成高k柵介質層先形成柵電極層的工藝(highkfirstmetalgatefirst)的工藝，即，無需形成偽柵膜，直接在界面層以及氧化層表面形成高k柵介質層，然后在高k柵介質層表面形成柵電極層，接著圖形化所述柵電極層以及高k柵介質層，形成柵極結構。

雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。