鰭式場效應晶體管的形成方法與流程

文檔序號：11252604閱讀：1202來源：國知局

本發明涉及半導體制造領域，尤其涉及一種鰭式場效應晶體管的形成方法。

背景技術：

mos晶體管是現代集成電路中最重要的元件之一。mos晶體管的基本結構包括：半導體襯底；位于半導體襯底表面的柵極結構，位于柵極結構兩側半導體襯底內的源漏區。mos晶體管的工作原理是：通過在柵極結構施加電壓，調節通過柵極結構底部溝道的電流來產生開關信號。

隨著半導體技術的發展，傳統的平面式的mos晶體管對溝道電流的控制能力變弱，造成嚴重的漏電流。而鰭式場效應晶體管(finfet)是一種新興的多柵器件，一般包括凸出于半導體襯底表面的鰭部，覆蓋部分所述鰭部的頂部表面和側壁的柵極結構，位于柵極結構兩側的鰭部內的源漏區。

然而，現有技術形成的鰭式場效應晶體管的性能有待提高。

技術實現要素：

本發明解決的問題是提供一種鰭式場效應晶體管的形成方法，避免在溝槽圖形開口的延伸方向上，相鄰鰭部上對應的接觸孔之間發生穿通。

為解決上述問題，本發明提供一種鰭式場效應晶體管的形成方法，包括：提供半導體襯底，所述半導體襯底上形成有鰭部、橫跨所述鰭部的柵極結構、位于柵極結構兩側側壁的側墻、以及覆蓋所述柵極結構和側墻的層間介質層，所述層間介質層包括覆蓋所述側墻側壁的第一層間介質層和位于第一層間介質層、柵極結構和側墻上的第二層間介質層；刻蝕部分厚度的第二層間介質層，形成介質層凸起，所述介質層凸起位于相鄰鰭部之間、以及相鄰柵極結構之間的層間介質層和側墻的上方；形成覆蓋所述介質層凸起表面的保護層后，形成覆蓋所述層間介質層和保護層的平坦層；在所述平坦層上形成具有溝槽圖形開口的掩膜層，所述溝槽圖形開口的位置對應相鄰的柵極結構之間的區域；以所述掩膜層和保護層為掩膜向下刻蝕平坦層和層間介質層，形成貫穿所述層間介質層的接觸孔，所述接觸孔的底部位于相鄰柵極結構之間；去除所述掩膜層和平坦層。

可選的，形成所述保護層的步驟為：在所述層間介質層和所述介質層凸起的表面形成保護層；將所述介質層凸起表面之外的位于層間介質層表面的保護層去除。

可選的，形成所述保護層的工藝為原子層沉積工藝、等離子體化學氣相沉積工藝或亞大氣壓化學氣相沉積工藝。

可選的，將所述介質層凸起表面之外的位于層間介質層表面的保護層去除的工藝為干刻工藝。

可選的，所述保護層的厚度為120埃～180埃。

可選的，所述保護層的材料為氮化鈦、氮化銅、氮化硼或氮化鋁。

可選的，所述介質層凸起的高度為400埃～700埃。

可選的，所述平坦層的材料為含碳有機層或底部抗反射層。

可選的，所述層間介質層的材料為氧化硅、氮氧化硅或者碳氧化硅。

可選的，向下刻蝕平坦層和層間介質層以形成所述接觸孔的工藝為各向異性干法刻蝕工藝。

可選的，還包括：在所述接觸孔中填充導電層。

與現有技術相比，本發明的技術方案具有以下優點：

由于刻蝕部分厚度的所述第二層間介質層后，在相鄰鰭部之間、以及相鄰柵極結構之間的層間介質層和側墻上方形成介質層凸起，然后在所述介質層凸起的表面形成保護層，即不僅在所述介質層凸起的頂部表面也在所述介質層凸起側壁的形成了保護層，使得所述保護層增強了對其覆蓋的層間介質層的保護作用，當形成所述平坦層和掩膜層后，在以所述掩膜層和保護層為掩膜向下刻蝕平坦層和層間介質層的過程中，能夠降低對保護層下方的層間介質層的刻蝕程度，從而避免在溝槽圖形開口的延伸方向上，相鄰鰭部上對應的接觸孔之間發生穿通，后續在所述接觸孔中形成導電層后，能夠避免在溝槽圖形開口的延伸方向上相鄰鰭部上對應的導電層之間發生短路。

附圖說明

圖1、圖2a、圖2b、圖3a、圖3b、圖4a、圖4b、圖5a、圖5b、6a、圖6b、圖7a和圖7b是現有技術中鰭式場效應晶體管形成過程的結構示意圖；

圖8、圖9a、圖9b、圖9c、圖10a、圖10b、圖10c、圖11a、圖11b、圖11c、圖12a、圖12b、圖12c、圖13a、圖13b、圖13c、圖14a、圖14b、圖14c、圖15a、圖15b和圖15c是本發明第一實施例中鰭式場效應晶體管形成過程的結構示意圖。

具體實施方式

正如背景技術所述，現有技術形成的鰭式場效應晶體管的性能有待提高。

圖1、圖2a、圖2b、圖3a、圖3b、圖4a、圖4b、圖5a、圖5b、圖6a、圖6b、圖7a和圖7b是現有技術中鰭式場效應晶體管形成過程的結構示意圖。

結合參考圖1、圖2a和圖2b，圖2a為沿著圖1中切割線a-a1獲得的剖面圖，圖2b為沿著圖1中切割線b-b1獲得的剖面圖，其中，切割線a-a1的方向平行于鰭部延伸方向且通過鰭部，切割線b-b1的方向平行于鰭部延伸方向且位于相鄰鰭部之間，提供半導體襯底100，所述半導體襯底100上形成有鰭部120和橫跨所述鰭部120的偽柵極結構130。

相鄰鰭部120之間的半導體襯底100上還形成有隔離結構110，用于電學隔離相鄰的鰭部120；所述偽柵極結構130包括橫跨所述鰭部120的柵介質層131和位于柵介質層131上的偽柵電極132，其中，柵介質層131位于隔離結構110的表面，覆蓋部分鰭部120的頂部表面和側壁。

結合參考圖3a和圖3b，在所述偽柵極結構130兩側側壁形成側墻140；在所述偽柵極結構130和側墻140兩側的鰭部中形成源漏區(未圖示)后，在所述半導體襯底100上形成覆蓋所述側墻140側壁的第一層間介質層150，所述第一層間介質層150的表面與所述偽柵極結構130的頂部表面齊平。

結合參考圖4a和圖4b，去除所述偽柵電極132后，形成開口(未圖示)，然后在所述開口中形成金屬柵電極133；形成覆蓋所述金屬柵電極133、側墻 140和第一層間介質層150的第二層間介質層160；形成覆蓋所述第二層間介質層160的保護材料層170。所述金屬柵電極133和所述柵介質層131形成柵極結構；所述第一層間介質層150和第二層間介質層160形成層間介質層。

結合參考圖5a和圖5b，刻蝕保護材料層170，形成保護層171，所述保護層171位于相鄰鰭部120之間、以及相鄰柵極結構之間的層間介質層上方。在刻蝕保護材料層170的過程中會進行過刻蝕，使得對部分厚度的第二層間介質層160也進行了刻蝕。

結合參考圖6a和圖6b，形成覆蓋所述層間介質層和保護層171的平坦層180；在所述平坦層180上形成具有溝槽圖形開口的掩膜層190，所述溝槽圖形開口位于相鄰的柵極結構之間的層間介質層上方并橫跨所述保護層171。

結合參考圖7a和圖7b，以所述掩膜層190和保護層171為掩膜向下刻蝕平坦層180和層間介質層，形成貫穿所述層間介質層的接觸孔191，所述接觸孔191的底部位于相鄰柵極結構之間。

然后在所述接觸孔191中形成導電層。

研究發現，上述方法形成的鰭式場效應晶體管，在溝槽圖形開口的延伸方向上，相鄰鰭部上對應的接觸孔之間容易發生穿通，使得相鄰鰭部上對應的導電層之間發生短路，原因在于：

刻蝕保護材料層170，形成保護層171，所述保護層171位于相鄰鰭部120之間、以及相鄰柵極結構之間的層間介質層上方，此時，保護層171僅位于保護層171向下投影覆蓋的層間介質層的頂部表面，在以所述掩膜層190和保護層171為掩膜向下刻蝕平坦層180和層間介質層以形成貫穿所述層間介質層的接觸孔191的過程中，對在所述溝槽圖形開口的延伸方向上接觸孔191之間的層間介質層的頂部的刻蝕程度較大，且在所述溝槽圖形開口的延伸方向上接觸孔191之間的層間介質層側壁沒有相應的用于降低其受到的刻蝕程度的保護層，使得在所述溝槽圖形開口的延伸方向上相鄰鰭部上對應的接觸孔之間容易發生穿通，當在所述接觸孔中形成導電層后，使得在所述溝槽圖形開口的延伸方向上相鄰鰭部上對應的導電層之間容易發生短路。

在此基礎上，本發明提出一種鰭式場效應晶體管的形成方法，通過刻蝕部分厚度的第二層間介質層，在相鄰鰭部之間、以及相鄰柵極結構之間的層間介質層和側墻上方形成介質層凸起；形成覆蓋所述介質層凸起表面的保護層后，形成覆蓋所述層間介質層和保護層的平坦層；在所述平坦層上形成具有溝槽圖形開口的掩膜層，所述溝槽圖形開口的位置對應相鄰的柵極結構之間的區域；以所述掩膜層和保護層為掩膜向下刻蝕平坦層和層間介質層，形成貫穿所述層間介質層的接觸孔，所述接觸孔的底部位于相鄰柵極結構之間；去除所述掩膜層和平坦層。所述方法能夠避免在溝槽圖形開口的延伸方向上，相鄰鰭部上對應的接觸孔之間穿通。

為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

第一實施例

結合參考圖8、圖9a、圖9b和圖9c，圖9a為沿著圖8中切割線a2-a3獲得的剖面圖，圖9b為沿著圖8中切割線b2-b3獲得的剖面圖，圖9c為沿著圖8中切割線c2-c3獲得的剖面圖，其中，切割線a-a1的方向平行于鰭部延伸方向且通過鰭部，切割線b-b1的方向平行于鰭部延伸方向且位于相鄰鰭部之間，切割線c2-c3平行于柵極結構延伸方向且位于相鄰的柵極結構之間，提供半導體襯底200，所述半導體襯底200上形成有鰭部220和橫跨所述鰭部220的偽柵極結構230。

所述半導體襯底200為后續形成半導體器件提供工藝平臺。所述半導體襯底200可以是單晶硅，多晶硅或非晶硅；半導體襯底200也可以是硅、鍺、鍺化硅、砷化鎵等半導體材料；本實施例中，所述半導體襯底200的材料為硅。

所述鰭部220通過對半導體襯底200進行圖形化而形成，或者在半導體襯底200上形成鰭部材料層，然后圖形化所述鰭部材料層而形成鰭部220。

所述鰭部220兩側的半導體襯底200的表面還具有隔離結構210，隔離結構210的表面低于鰭部220的頂部表面，隔離結構210用于電學隔離鰭部220。所述隔離結構210的材料包括氧化硅或氮氧化硅。

所述偽柵極結構230橫跨鰭部220且覆蓋部分鰭部220的頂部表面和側壁。所述偽柵極結構230包括橫跨鰭部220的柵介質層231和覆蓋柵介質層231的偽柵電極232。其中，柵介質層231位于隔離結構210表面、覆蓋部分鰭部220的頂部表面和側壁。

本實施例中，所述柵介質層231的材料為高k介質材料，如hfo2、hfsion、hfalo2、zro2或al2o3，所述偽柵電極232的材料為多晶硅，后續會去除偽柵電極232。在其它實施例中，還可以是：柵介質層231的材料為氧化硅，偽柵電極232的材料為多晶硅，后續需要去除柵介質層231和偽柵電極232。

形成偽柵極結構230的方法為：采用沉積工藝形成覆蓋半導體襯底200、鰭部220和隔離結構210的柵介質材料層(未圖示)和覆蓋柵介質材料層的偽柵電極材料層(未圖示)；圖形化所述偽柵電極材料層和所述柵介質材料層，形成偽柵極結構230。

結合參考圖10a、圖10b和圖10c，形成覆蓋偽柵極結構230兩側側壁的側墻240；在偽柵極結構230和側墻240兩側的鰭部220中形成源漏區(未標示)；形成所述源漏區后，在所述半導體襯底200上形成覆蓋所述側墻240側壁的第一層間介質層250，所述第一層間介質層250的表面與偽柵極結構230的頂部表面齊平。

所述第一層間介質層250的材料為氧化硅、氮氧化硅或者碳氧化硅。

形成所述第一層間介質層250的步驟為：形成覆蓋鰭部220、偽柵極結構230、隔離結構210、側墻240和半導體襯底200的第一層間介質材料層(未圖示)，所述第一層間介質材料層的整個表面高于偽柵極結構230的頂部表面；平坦化所述第一層間介質材料層直至暴露出偽柵極結構230的頂部表面，形成第一層間介質層250。

結合參考圖11a、圖11b和圖11c，去除偽柵電極232，形成開口(未圖示)；然后在所述開口中形成金屬柵電極233；形成覆蓋所述金屬柵電極233、側墻240和第一層間介質層250的第二層間介質層260。

采用干刻工藝或濕刻工藝刻蝕去除所述偽柵電極232。本實施例中采用四甲基氫氧化銨溶液去除偽柵電極232。

形成金屬柵電極233的方法為：采用沉積工藝在所述開口和第一層間介質層250的表面形成金屬柵電極233，然后采用平坦化工藝去除高于第一層間介質層250表面的金屬柵電極233，在所述開口中形成金屬柵電極233。

所述第二層間介質層260的材料為氧化硅、氮氧化硅或者碳氧化硅，形成第二層間介質層260的工藝為沉積工藝，如等離子體化學氣相沉積工藝或者壓大氣壓化學氣相沉積工藝。

本實施例中，所述金屬柵電極233和所述柵介質層231形成柵極結構；所述第二層間介質層260和第一層間介質層250形成層間介質層。

結合參考圖12a、圖12b和圖12c，刻蝕部分厚度的第二層間介質層260，形成介質層凸起261，所述介質層凸起261位于相鄰鰭部220之間、以及相鄰柵極結構之間的層間介質層和側墻240的上方。

具體的，在所述第二層間介質層260表面形成圖形化的掩膜層，所述圖形化的掩膜層定義待形成的介質層凸起261的位置，以所述圖形化的掩膜層為掩膜對部分厚度的所述第二層間介質層260進行刻蝕，形成介質層凸起261。

所述介質層凸起261的高度需要選擇合適的范圍，若所述介質層凸起261的高度小于400埃，導致后續形成的保護層在所述介質層凸起261側壁上的高度較小，即后續形成的保護層對所覆蓋的層間介質層的保護作用減弱，后續在形成接觸孔的過程中，沿著溝槽圖形開口的延伸方向上，不能有效的避免接觸孔之間穿通；若所述介質層凸起261的高度大于700埃，導致增加工藝成本，故本實施例中，選擇所述介質層凸起261的高度為400埃～700埃。

結合參考圖13a、圖13b和圖13c，形成覆蓋所述介質層凸起261表面的保護層270。

所述保護層270的材料為氮化鈦、氮化銅、氮化硼或氮化鋁。

形成所述保護層270的步驟為：在所述層間介質層和所述介質層凸起261 的表面形成保護層270；將所述介質層凸起261表面之外的位于層間介質層表面的保護層270去除。具體的，在本實施例中，采用沉積工藝，如等離子體化學氣相沉積工藝、亞大氣壓化學氣相沉積工藝或者原子層沉積工藝，在所述第二層間介質層260和所述介質層凸起261的表面形成保護層270，然后采用干刻工藝將所述介質層凸起261表面之外的位于第二層間介質層260表面的保護層270去除，刻蝕氣體可以使用c4f6和cl2、或c4f8和cl2。

若在介質層凸起261的側壁沒有形成保護層270，將會導致在后續形成接觸孔的過程中對于保護層270向下覆蓋的層間介質層的頂部受到刻蝕損耗較大，容易導致在后續形成的溝槽圖形開口延伸的方向上接觸孔之間發生穿通，而本實施例中，由于在所述介質層凸起261的表面形成了保護層270，即不僅在所述介質層凸起261的頂部表面也在所述介質層凸起261的側壁的形成了保護層270，增加了對保護層270覆蓋的層間介質層的保護作用。

所述保護層270的厚度需要選擇合適的范圍，若所述保護層270的厚度小于120埃，容易在形成接觸孔的過程中，容易將所述保護層270消耗去除，降低了保護層270對所覆蓋的層間介質層的保護作用；若所述保護層270的厚度大于180埃，在后續形成的溝槽圖形開口的延伸方向上，將在鰭部上用于形成接觸孔的位置占據過多，不利于形成接觸孔。故本實施例中，選擇保護層270的厚度為120埃～180埃。

結合參考圖14a、圖14b和圖14c，形成覆蓋所述層間介質層和保護層270的平坦層280，在所述平坦層280上形成具有溝槽圖形開口291的掩膜層290，所述溝槽圖形開口291的位置對應相鄰的柵極結構之間的區域。

具體的，所述溝槽圖形開口291位于相鄰的柵極結構之間的層間介質層上并橫跨所述保護層270。

所述平坦層280的材料為含碳有機層或底部抗反射層(barc)。形成所述平坦層280的工藝為旋轉涂覆工藝。

本實施例中，所述掩膜層290的材料為光刻膠，若所述平坦層280的材料為含碳有機層，還可以在平坦層280和掩膜層290之間另形成一層底部抗反射層。

所述溝槽圖形開口291的位置定于出待形成的接觸孔的位置。

結合參考圖15a、圖15b和圖15c，以所述掩膜層290和保護層270為掩膜向下刻蝕平坦層280和層間介質層，形成貫穿所述層間介質層的接觸孔292，所述接觸孔292的底部位于相鄰柵極結構之間。

向下刻蝕平坦層280和層間介質層以形成接觸孔292的工藝為各向異性干法刻蝕工藝，如各向異性等離子體刻蝕工藝或者反應離子刻蝕工藝。本實施例中，采用各向異性等離子體刻蝕工藝向下刻蝕平坦層280和層間介質層直至暴露出鰭部220的頂部表面，形成接觸孔292，所述接觸孔292的底部位于相鄰柵極結構之間。

由于不僅在所述介質層凸起261的頂部表面也在所述介質層凸起261的側壁的形成了保護層270，增加了對保護層270覆蓋的層間介質層的保護作用，使得在形成接觸孔292的過程中，能夠降低對保護層270下方的層間介質層的刻蝕程度，從而避免在溝槽圖形開口291的延伸方向上，相鄰鰭部220上對應的接觸孔292之間發生穿通。

形成接觸孔292后，去除所述掩膜層290和平坦層280。

去除所述掩膜層290和平坦層280，在所述接觸孔292中填充導電層。

所述導電層的材料為金屬，如鎢或銅。形成所述導電層的工藝可以為物理氣相沉積工藝。

由于在溝槽圖形開口291的延伸方向上，相鄰鰭部220上對應的接觸孔292之間不會發生穿通，使得在溝槽圖形開口291的延伸方向上，相鄰接觸孔292中填充的導電層發生短路。

第二實施例

第二實施例與第一實施例的區別在于：第二實施例描述的是前柵工藝的鰭式場效應晶體管的形成過程，在第一實施例的基礎上，形成偽柵極結構后，所述偽柵極結構不會被去除，所述偽柵極結構形成柵極結構，然后形成覆蓋所述柵極結構兩側側壁的側墻；在所述柵極結構和側墻兩側的鰭部中形成源漏區；形成所述源漏區后，在所述半導體襯底上形成覆蓋所述柵極結構和側墻的層間介質層，所述層間介質層的整個表面高于所述偽柵極結構的頂部表面。

為了方便描述，將所述層間介質層分為第一層間介質層和第二層間介質層，所述第一層間介質層覆蓋所述側墻側壁，且所述第一層間介質層的表面與柵極結構的頂部表面齊平，所述第二層間介質層位于柵極結構、側墻和第一層間介質層上。

接著，刻蝕部分厚度的第二層間介質層，形成介質層凸起，所述介質層凸起位于在相鄰鰭部之間、以及相鄰柵極結構之間的層間介質層和側墻的上方。

形成介質層凸起的方法參照第一實施例，不再詳述。

接著，形成覆蓋所述介質層凸起表面的保護層后，形成覆蓋所述層間介質層和保護層的平坦層。

形成保護層和平坦層的方法參照第一實施例，不再詳述。

接著，在所述平坦層上形成具有溝槽圖形開口的掩膜層，所述溝槽圖形開口的位置對應相鄰的柵極結構之間的區域。

具體的，所述溝槽圖形開口位于相鄰的柵極結構之間的層間介質層上并橫跨所述保護層。

形成掩膜層的方法參照第一實施例，不再詳述。

接著，以所述掩膜層和保護層為掩膜向下刻蝕平坦層和層間介質層，形成貫穿所述層間介質層的接觸孔，所述接觸孔的底部位于相鄰柵極結構之間。

形成所述接觸孔的方法參照第一實施例，不再詳述。

形成所述接觸孔后，去除所述掩膜層和平坦層，然后在所述接觸孔中填充導電層。

形成所述導電層的方法參照第一實施例，不再詳述。