半導體器件的形成方法與流程

本發明涉及半導體制造領域，尤其涉及一種半導體器件的形成方法。

背景技術：

隨著集成電路制造技術的發展，對于集成電路中各種器件的精密度的要求日益提高，而晶圓的邊緣區域和中心區域的厚度均一性對于后續工藝的精密度影響至關重要。

現有技術在功率器件中，如射頻電路器件，需要形成金屬路線層，通常該金屬路線層的厚度在2μm以上。形成具有所述金屬路線層的半導體器件的基本步驟，參考圖1和圖2，包括：提供半導體襯底100，所述半導體襯底100具有中心區域(i區域)和邊緣區域(ⅱ區域)；在半導體襯底100上形成絕緣層110；在絕緣層110上制作金屬路線層120；形成覆蓋金屬路線層120和半導體襯底100的層間介質層130；平坦化所述層間介質層130。

然而，現有技術形成的半導體器件中心區域(i區域)和邊緣區域(ⅱ區域)的厚度均一性較差，且工藝成本較高。

技術實現要素：

本發明解決的問題是提供一種半導體器件的形成方法，以使得半導體器件的中心區域和邊緣區域的厚度均一性得到提高，同時降低工藝成本。

為解決上述問題，本發明提供一種半導體器件的形成方法，包括：提供基底，所述基底具有中心區域和邊緣區域；在所述基底上由下到上依次形成金屬材料層、犧牲材料層和阻擋材料層；刻蝕所述金屬材料層、犧牲材料層和阻擋材料層直至暴露出基底表面，在所述中心區域和邊緣區域形成金屬層、犧牲層和阻擋層；形成覆蓋所述阻擋層和基底的第一層間介質層；平坦化所述第一層間介質層直至暴露出中心區域和邊緣區域阻擋層的頂部表面；刻蝕去除所述阻擋層和部分厚度的第一層間介質層，且使所述第一層間介質層的頂部表面與所述犧牲層的底部表面齊平；去除所述犧牲層后，形成覆蓋所述 金屬層和第一層間介質層的第二層間介質層。

可選的，所述阻擋層的材料為氮化硅。

可選的，所述阻擋層的厚度為5nm～5000nm。

可選的，形成所述阻擋材料層的工藝為等離子體化學氣相沉積工藝、亞大氣壓化學氣相沉積工藝或低壓化學氣相沉積工藝。

可選的，所述犧牲層的材料為不定型碳。

可選的，所述犧牲層的厚度為5nm～5000nm。

可選的，形成所述犧牲材料層的工藝為等離子體化學氣相沉積工藝、亞大氣壓化學氣相沉積工藝或低壓化學氣相沉積工藝。

可選的，平坦化所述第一層間介質層的工藝為化學機械研磨工藝。

可選的，刻蝕去除所述阻擋層和部分厚度的第一層間介質層的工藝為各向異性干刻工藝。

可選的，在刻蝕去除所述阻擋層和部分厚度的第一層間介質層的過程中，對阻擋層的刻蝕速率與對第一層間介質層的刻蝕速率的比值為1：30～30：1。

可選的，去除所述犧牲層的工藝為：采用氧等離子體去除所述犧牲層。

與現有技術相比，本發明的技術方案具有以下優點：

由于在所述金屬材料層上由下到上依次形成的犧牲材料層和阻擋材料層，刻蝕所述金屬材料層、犧牲材料層和阻擋材料層后，形成了金屬層、位于金屬層的頂部表面的犧牲層和位于犧牲層頂部表面的阻擋層。在平坦化所述第一層間介質層的過程中，通常對中心區域的平坦化速率與對邊緣區域的平坦化速率有一定的差異；當對中心區域的平坦化速率大于對邊緣區域的平坦化速率時，在暴露出中心區域的阻擋層頂部表面的臨界時刻，邊緣區域還存在高于阻擋層頂部表面的第一層間介質層沒有被去除，由于阻擋層的存在，所述阻擋層能夠將對中心區域的平坦化過程停止在中心區域的阻擋層的頂部表面，而在邊緣區域繼續平坦化第一層間介質層直至暴露出邊緣區域的阻擋層的頂部表面，最終在邊緣區域和中心區域均將高于阻擋層頂部表面的第一層間介質層去除，使得半導體器件的中心區域和邊緣區域的厚度均一；當對 中心區域的平坦化速率小于對邊緣區域的平坦化速率時，在暴露出邊緣區域的阻擋層頂部表面的臨界時刻，中心區域還存在高于阻擋層頂部表面的第一層間介質層沒有被去除，由于阻擋層的存在，所述阻擋層能夠將對邊緣區域的平坦化過程停止在邊緣區域的阻擋層的頂部表面，而在中心區域繼續平坦化第一層間介質層直至暴露出中心區域的阻擋層的頂部表面，最終在邊緣區域和中心區域均將高于阻擋層頂部表面的第一層間介質層去除，使得半導體器件的中心區域和邊緣區域的厚度均一；然后刻蝕去除所述阻擋層和部分厚度的第一層間介質層，且使所述第一層間介質層的頂部表面與所述犧牲層的底部表面齊平，在此過程中，犧牲層的底部表面能夠衡量需要去除的第一層間介質層的厚度，且作為去除阻擋層的停止層，之后去除所述犧牲層，使得第一層間介質層的頂部表面齊平；形成第二層間介質層后，第二層間介質層的頂部表面齊平；最終使得半導體器件的中心區域和邊緣區域的厚度均一。

另外，由于阻擋層的存在，能夠將平坦化過程停止在阻擋層的頂部表面，從而實現阻擋層的頂部表面和第一層間介質層的頂部表面齊平。在此過程中，避免了主要依靠研磨去除第一層間介質層中較厚的厚度以期達到阻擋層和第一層間介質層的頂部表面齊平的目的，由于平坦化工藝的成本相比其它步驟的成本較大，而本發明無需研磨去除第一層間介質層中較厚的厚度，顯著的降低了工藝成本。

附圖說明

圖1至圖2是現有技術半導體器件形成過程的結構示意圖；

圖3至圖9是本發明一實施例中半導體器件形成過程的結構示意圖。

具體實施方式

正如背景技術所述，現有技術形成的半導體器件邊緣區域和中心區域的厚度均一性較差。

研究發現，參考圖1和圖2，由于金屬路線層120的厚度在2μm以上，形成金屬路線層120后，半導體器件的表面的高度差較大，一般至少需要沉積3μm以上的層間介質層130才能完全覆蓋金屬路線層120、絕緣層110和半導體襯底100，使得沉積完層間介質層130后，半導體器件表面的高度差較大，故需要 采用平坦化工藝平坦化層間介質層130；在平坦化所述層間介質層130的過程中，金屬路線層120之上和半導體襯底100之上的層間介質層130同時會被研磨到，需要增加對層間介質層130研磨的厚度以期能達到半導體器件表面平坦的目的。由于平坦化工藝的成本較其它步驟(如常用的沉積工藝：等離子體化學氣相沉積工藝等)的成本較大，導致工藝成本顯著增加。

同時，由于對中心區域和對邊緣區域的研磨速率不一致，使得平坦化所述層間介質層130后，中心區域和邊緣區域的厚度均一性較差。

在此基礎上，本發明提供一種半導體器件的形成方法，包括：提供基底，所述基底具有中心區域和邊緣區域；在所述基底上由下到上依次形成金屬材料層、犧牲材料層和阻擋材料層；刻蝕所述金屬材料層、犧牲材料層和阻擋材料層直至暴露出基底表面，在所述中心區域和邊緣區域形成金屬層、犧牲層和阻擋層；形成覆蓋所述阻擋層和基底的第一層間介質層；平坦化所述第一層間介質層直至暴露出中心區域和邊緣區域阻擋層的頂部表面；刻蝕去除所述阻擋層和部分厚度的第一層間介質層，且使所述第一層間介質層的頂部表面與所述犧牲層的底部表面齊平；去除所述犧牲層后，形成覆蓋所述金屬層和第一層間介質層的第二層間介質層。所述方法使得半導體器件的中心區域和邊緣區域的厚度均一性得到提高，同時降低工藝成本。

為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

圖3至圖9是本發明一實施例中半導體器件形成過程的結構示意圖。

參考圖3，提供基底，所述基底具有中心區域(ⅲ區域)和邊緣區域(ⅳ區域)。

所述基底包括半導體襯底200和位于半導體襯底200上的絕緣層210。

所述半導體襯底200可以是單晶硅，多晶硅或非晶硅；半導體襯底200也可以是硅、鍺、鍺化硅、砷化鎵等半導體材料；所述半導體襯底200還可以是其它半導體材料，這里不再一一舉例。本實施例中，所述半導體襯底200的材料為硅。

所述半導體襯底200中還可以具有半導體結構，所述半導體結構為pmos 晶體管、nmos晶體管、cmos晶體管、電容器、電阻器或電感器。

所述邊緣區域(ⅳ區域)位于中心區域(ⅲ區域)的外圍。

所述絕緣層210用于絕緣半導體襯底200和后續形成的金屬層。所述絕緣層210的材料為氧化硅、氮氧化硅或碳氧化硅。形成所述絕緣層210的工藝為沉積工藝。

繼續參考圖3，在所述基底上由下到上依次形成金屬材料層220、犧牲材料層230和阻擋材料層240。

所述金屬材料層220的材料可以為鋁或鋁銅合金。所述金屬材料層220的厚度為2μm～10μm，如2μm、5um或10μm。形成所述金屬材料層220的工藝為物理氣相沉積工藝或者電鍍工藝。所述金屬材料層220為后續形成金屬層提供原材料。

本實施例中，還可以包括：在基底和金屬材料層220之間形成第一鈦層(未圖示)和位于第一鈦層(未圖示)上的第一氮化鈦層(未圖示)，在金屬材料層220和犧牲材料層230之間形成第二鈦層和位于第二鈦層上的第二氮化鈦層。

第一鈦層的作用為：防止金屬材料層220擴散至半導體襯底200中；第一氮化鈦層的作用為：隔離第一鈦層和金屬材料層220，防止在形成金屬材料層220的過程中，金屬材料層220和第一鈦層形成合金。

第二鈦層為非必須層；第二氮化鈦層的作用為：在圖形化金屬材料層220的過程中，需要在金屬材料層220上形成圖形化的光刻膠層，第二氮化鈦層作為金屬材料層220和金屬材料層220上圖形化的光刻膠層之間的底部抗反射層。

所述犧牲材料層230的材料可以為不定型碳。形成所述犧牲材料層230的工藝為沉積工藝，如等離子體化學氣相沉積工藝、亞大氣壓化學氣相沉積工藝或低壓化學氣相沉積工藝。所述犧牲材料層230為后續形成犧牲層提供原材料。

本實施例中，所述犧牲材料層230的材料為不定型碳。犧牲材料層230 采用不定型碳的好處在于：形成工藝簡單，成本較低，在后續去除犧牲層時較為容易。

所述阻擋材料層240的材料可以為氮化硅。

形成所述阻擋材料層240的工藝為沉積工藝，如等離子體化學氣相沉積工藝、亞大氣壓化學氣相沉積工藝或低壓化學氣相沉積工藝。所述阻擋材料層240為后續形成阻擋層提供原材料。

參考圖4，刻蝕所述金屬材料層220、犧牲材料層230和阻擋材料層240直至暴露出基底表面，在所述中心區域和邊緣區域形成金屬層221、犧牲層231和阻擋層241。

刻蝕所述金屬材料層220、犧牲材料層230和阻擋材料層240的工藝為各向異性干刻工藝，具體的：在所述阻擋材料層240的表面形成圖形化的掩膜層(未圖示)，所述圖形化的掩膜層定義出待形成的金屬層221、犧牲層231和阻擋層241的位置；然后以所述圖形化的掩膜層為掩膜，采用各向異性干刻工藝刻蝕所述金屬材料層220、犧牲材料層230和阻擋材料層240直至暴露出絕緣層210的表面，從而形成金屬層221、位于金屬層221頂部表面的犧牲層231和位于犧牲層231頂部表面的阻擋層241。

所述阻擋層241的厚度為5nm～5000nm，如5nm、100nm、1000nm、3000nm或5000nm。所述阻擋層241的厚度選擇此范圍的意義在于：若所述阻擋層241的厚度小于5nm，導致在沉積阻擋層241的過程中對阻擋層241厚度的可控性變差，不同區域的阻擋層241的厚度差異較大，后續平坦化第一層間介質層后會停止在阻擋層241的表面，導致不同區域半導體器件表面的平坦性變差；若所述阻擋層241的厚度大于5000nm，導致工藝浪費。

所述犧牲層231的厚度為5nm～5000nm，如5nm、100nm、1000nm、3000nm或5000nm。所述犧牲層231的厚度選擇此范圍的意義在于：若所述犧牲層231的厚度小于5nm，對于犧牲層231的厚度的可調整的范圍減小，在后續刻蝕去除所述阻擋層241和部分厚度的第一層間介質層的過程中，當對阻擋層241的刻蝕速率小于對第一層間介質層的刻蝕速率時，不能有效的通過調整犧牲層231的厚度來滿足和刻蝕工藝相匹配以最終達到：在去除阻擋層241暴露 出犧牲層231頂部表面的臨界時刻，第一層間介質層的頂部表面高于犧牲層231的底部表面或與犧牲層231的底部表面齊平，因此需要主要依靠對刻蝕工藝各個參數進行調整才能達到以上要求，增加了工藝的難度；若所述犧牲層231的厚度大于5000nm，導致工藝浪費。

由于所述金屬材料層220的厚度為2μm～10μm，使得金屬層221的厚度也為2μm～10μm。

參考圖5，形成覆蓋所述阻擋層241和基底的第一層間介質層250。

所述第一層間介質層250的材料為氧化硅、氮氧化硅或者碳氧化硅。形成第一層間介質層250的工藝為沉積工藝，如等離子體化學氣相沉積工藝、亞大氣壓化學氣相沉積工藝或低壓化學氣相沉積工藝。

形成第一層間介質層250后，第一層間介質層250覆蓋阻擋層241、犧牲層231、金屬層221和基底，第一層間介質層250的頂部表面是凹凸不平的，故需要在后續平坦化工藝中將第一層間介質層250的頂部表面平坦化。

參考圖6，平坦化所述第一層間介質層250直至暴露出中心區域和邊緣區域阻擋層241的表面。

平坦化所述第一層間介質層250的工藝可以為化學機械研磨工藝。

在平坦化第一層間介質層250的過程中，通常對中心區域的平坦化速率與對邊緣區域的平坦化速率不一致；當對中心區域的平坦化速率大于對邊緣區域的平坦化速率時，在暴露出中心區域的阻擋層241頂部表面的臨界時刻，邊緣區域還存在高于阻擋層241頂部表面的第一層間介質層250沒有被去除，由于阻擋層241的存在，所述阻擋層241能夠將對中心區域的平坦化過程停止在中心區域的阻擋層241的頂部表面，而在邊緣區域繼續平坦化第一層間介質層250直至暴露出邊緣區域的阻擋層241的頂部表面，最終在邊緣區域和中心區域均將高于阻擋層241頂部表面的第一層間介質層250去除，使得半導體器件的中心區域和邊緣區域的厚度均一；當對中心區域的平坦化速率小于對邊緣區域的平坦化速率時，在暴露出邊緣區域的阻擋層241頂部表面的臨界時刻，中心區域還存在高于阻擋層241頂部表面的第一層間介質層250沒有被去除，由于阻擋層241的存在，所述阻擋層241能夠將對邊緣區域的 平坦化過程停止在邊緣區域的阻擋層241的頂部表面，而在中心區域繼續平坦化第一層間介質層250直至暴露出中心區域的阻擋層241的頂部表面，最終在邊緣區域和中心區域均將高于阻擋層241頂部表面的第一層間介質層250去除，使得半導體器件的中心區域和邊緣區域的厚度均一。

另外，由于阻擋層241的存在，能夠將平坦化過程停止在阻擋層241的頂部表面，從而實現阻擋層241的頂部表面和第一層間介質層250的頂部表面齊平。在此過程中，避免了主要依靠研磨去除第一層間介質層250中較厚的厚度以期達到阻擋層241和第一層間介質層250的頂部表面齊平的目的，由于平坦化工藝的成本相比其它步驟的成本較大，而本發明無需研磨去除第一層間介質層250中較厚的厚度，顯著的降低了工藝成本。

參考圖7，刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250，且使所述第一層間介質層250的頂部表面與所述犧牲層231的底部表面齊平。

具體的，刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250的工藝為各向異性干刻工藝。

在刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250的過程中，對阻擋層241的刻蝕速率與對第一層間介質層250的刻蝕速率的比值為1：30～30：1。

需要說明的是，在刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250的過程中，對犧牲層231的刻蝕速率遠小于對第一層間介質層250的刻蝕速率，且遠小于對阻擋層241的刻蝕速率。本實施例中，在刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250的過程中，對犧牲層231的刻蝕速率相對于對第一層間介質層250的刻蝕速率的刻蝕選擇比為1/10～1/1000，如1/10、1/50、1/100或1/1000，對犧牲層231的刻蝕速率相對于對阻擋層241的刻蝕速率的刻蝕選擇比為1/10～1/1000，如1/10、1/50、1/100或1/1000。

另需說明的是，在刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250的過程中，對阻擋層241的刻蝕速率可以大于對第一層間介質層250的刻蝕速率，在此條件下，在去除阻擋層241暴露出犧牲層231頂部表面的臨界時刻，第一層間介質層250的頂部表面高于犧牲層231的頂部表面；然 后繼續刻蝕第一層間介質層250直至第一層間介質層250的頂部表面與所述犧牲層231的底部表面齊平，在繼續刻蝕第一層間介質層250的過程中，由于對犧牲層231的刻蝕速率遠小于對第一層間介質層250的刻蝕速率，不會將犧牲層231刻蝕去除，控制刻蝕的時間能夠使得第一層間介質層250的頂部表面與所述犧牲層231的底部表面齊平。

在刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250的過程中，對阻擋層241的刻蝕速率可以等于對第一層間介質層250的刻蝕速率，在此條件下，在去除阻擋層241暴露出犧牲層231頂部表面的臨界時刻，第一層間介質層250的頂部表面與犧牲層231的頂部表面齊平；然后繼續刻蝕第一層間介質層250直至第一層間介質層250的頂部表面與所述犧牲層231的底部表面齊平。

在刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250的過程中，對阻擋層241的刻蝕速率可以小于對第一層間介質層250的刻蝕速率，在此條件下，需要使得：在去除阻擋層241暴露出犧牲層231頂部表面的臨界時刻，第一層間介質層250的頂部表面高于犧牲層231的底部表面或與犧牲層231的底部表面齊平；若在此過程中，第一層間介質層250的頂部表面高于犧牲層231的底部表面，則繼續刻蝕第一層間介質層250直至第一層間介質層250的頂部表面與所述犧牲層231的底部表面齊平。

若沒有形成犧牲層231，在刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250的過程中，當對阻擋層241和第一層間介質層250的刻蝕速率不一致時，導致去除所述阻擋層241和部分厚度的第一層間介質層250后形成的半導體器件的表面不平坦。

在刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250中，所述犧牲層231的作用為：(1)犧牲層231的底部表面能夠衡量需要去除的第一層間介質層250的厚度；(2)作為去除阻擋層241的停止層；(3)在刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250的過程中，當對阻擋層241的刻蝕速率小于對第一層間介質層250的刻蝕速率時，能夠通過調整犧牲層231的厚度和刻蝕工藝相匹配達到：在去除阻擋層241暴露出犧牲層231頂部表面的臨界時刻，第一層間介質層250的頂部表面高于犧牲層231的底 部表面或與犧牲層231的底部表面齊平。

由此可見，在刻蝕去除所述阻擋層241和部分厚度的第一層間介質層250的過程中，當對阻擋層241和第一層間介質層250的刻蝕速率不一致時，也能夠實現：去除所述阻擋層241和部分厚度的第一層間介質層250后，使得第一層間介質層250的頂部表面與所述犧牲層231的底部表面齊平。

參考圖8，去除所述犧牲層231(參考圖7)。

去除所述犧牲層231的工藝為：采用氧等離子體去除所述犧牲層231。

去除犧牲層231后，形成的半導體器件的表面平坦，且半導體器件在中心區域和邊緣區域的厚度均一。

接著，參考圖9，形成覆蓋所述金屬層221和第一層間介質層250的第二層間介質層260。

所述第二層間介質層260的材料為氧化硅、氮氧化硅或碳氧化硅。形成所述第二層間介質層260的工藝為沉積工藝，如等離子體化學氣相沉積工藝、亞大氣壓化學氣相沉積工藝或低壓化學氣相沉積工藝。

由于去除所述犧牲層231后半導體器件在中心區域和邊緣區域的厚度均一，使得形成第二層間介質層260后，半導體器件的邊緣區域和中心區域的厚度均一。

雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。