VDMOS器件的制作方法與流程

本發明實施例涉及半導體器件制造技術領域，尤其涉及一種vdmos器件的制作方法。

背景技術：

縱向雙擴散場效應晶體管(vdmos)作為目前常用的功率晶體管之一，反饋電容一直是影響其性能的主要因素。

現有技術減小反饋電容的方法主要是從減小柵極和漏極之間的氧化物電容入手，例如整體增加柵氧化層的厚度或局部增加柵氧化層的厚度等。但是，在現有技術中不管是采用整體增加柵氧化層厚度的方式還是局部增加柵氧化層厚度的方式，其均不能很好地消除反饋電容對vdmos的影響，并且制作工藝較復雜。

技術實現要素：

本發明實施例提供一種vdmos器件的制作方法，用以降低vdmos器件的導通電阻和反饋電容。

本發明實施例提供的vdmos器件的制作方法，包括：

供襯底，并在所述襯底上依次制作外延層和柵氧化層；

在所述柵氧化層上生長多晶硅層，并對所述多晶硅層和所述柵氧化層進行刻蝕，保留位于第一區域和第二區域上的多晶硅層和柵氧化層，形成分裂柵；

制作第一體區和第二體區，所述第一體區的一端位于所述第一區域的下方，所述第一體區的另一端遠離所述第二區域，所述第二體區的一端位于所述第二區域的下方，所述第二體區的另一端遠離所述第一區域；

制作所述分裂柵的側墻；

對所述多晶硅層進行低阻化處理，并制作第一源區、第二源區和jfet低阻區，所述jfet低阻區位于所述第一源區和所述第二源區之間的外延層內， 所述jfet低阻區的深度小于所述第一體區和所述第二體區的深度，寬度小于所述第一源區和所述第二源區之間的距離，大于所述第一區域和所述第二區域之間的距離；

制作器件的介質層和金屬層。

本發明實施例提供的vdmos器件的制作方法，通過將器件的柵極制作成分裂柵，降低了器件的反饋電容；并通過在第一源區和第二源區之間的外延層內制作深度小于第一體區和第二體區的深度，寬度小于第一源區和第二源區之間的距離大于第一區域和第二區域之間的距離的jfet低阻區，降低了器件的導通電阻。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明一實施例提供的vdmos器件的制作方法的流程示意圖；

圖2為圖1所示實施例中制作完成外延層和柵氧化層后的器件結構示意圖；

圖3為圖1所示實施例中制作完成分裂柵后的器件結構示意圖；

圖4為圖1所示實施例中制作完成第一體區和第二體區后的器件結構示意圖；

圖5為圖1所示實施例中制作完成分裂柵側壁后的器件結構示意圖；

圖6為圖1所示實施例中完成多晶硅層低阻化處理，并生成第一源區、第二源區以及jfet低阻區后的結構示意圖；

圖7為圖1所示實施例中制作完成介質層和金屬層后的器件結構示意圖。

附圖標記：

1-襯底；2-外延層；3-柵氧化層；

4-多晶硅層；5-第一區域；6-第二區域；

7-第一體區；8-第二體區；9-氧化硅層；

10-第一源區；11-第二源區；12-jfet低阻區；

13-介質層；14-金屬層。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

本發明的說明書和權利要求書的術語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟的過程或結構的裝置不必限于清楚地列出的那些結構或步驟而是可包括沒有清楚地列出的或對于這些過程或裝置固有的其它步驟或結構。

圖1為本發明一實施例提供的vdmos器件的制作方法的流程示意圖，如圖1所示，本實施例提供的vdmos制作方法，包括如下步驟：

步驟s101、提供襯底1，并在所述襯底1上依次制作外延層2和柵氧化層3。

圖2為圖1所示實施例中制作完成外延層和柵氧化層后的器件結構示意圖。如圖2所示，該結構的制作方法與現有的外延層和柵氧化層的制作方法類似，在這里不再贅述。其中，在本實施例中襯底1優選為“n+”型襯底，外延層2優選為“n-”型外延層。

步驟s102、在所述柵氧化層3上生長多晶硅層4，并對所述多晶硅層4和所述柵氧化層3進行刻蝕，保留位于第一區域5和第二區域6上的多晶硅層和柵氧化層，形成分裂柵。

具體的，圖3為圖1所示實施例中制作完成分裂柵后的器件結構示意圖，其中，圖3所示結構的制作方法為：首先，通過淀積工藝在柵氧化層3上淀積一層多晶硅層4。在形成多晶硅層4后，再通過光刻工藝在器件的表面上形成分裂柵結構，即通過在位于第一區域5和第二區域6上的多晶硅層上涂 抹光刻膠，并在光刻膠的阻擋下對第一區域5和第二區域6以外的區域進行刻蝕，直至將所述區域上的多晶硅層和柵氧化層刻蝕掉為止，形成如圖3所示的分裂柵結構。

本步驟不同于傳統工藝，通過對多晶硅層和柵氧化層進行刻蝕形成分裂柵，有效的減緩了柵極和漏極之間由于柵極氧化物的存在造成的寄生電容的問題。

步驟s103、制作第一體區7和第二體區8，所述第一體區7的一端位于所述第一區域5的下方，所述第一體區7的另一端遠離所述第二區域6，所述第二體區8的一端位于所述第二區域6的下方，所述第二體區8的另一端遠離所述第一區域5。

具體的，本步驟中制作第一體區7和第二體區8的方法與現有技術中制作體區的方法類似。首先，通過自對準注入工藝在待制作體區的區域注入體區離子。在體區離子注入外延層2中后，再通過現有工藝對體區離子進行驅入，最終形成如圖4所示的器件結構。

其中，本實施例中注入的體區離子為“p-”型離子。

步驟s104、制作所述分裂柵的側墻。

具體的，圖5為圖1所示實施例中制作完成分裂柵側壁后的器件結構示意圖，如圖5所示，該結構的制作方法為：

首先，在器件的表面上生長一層氧化硅層9。在生成氧化硅層9后，再通過刻蝕工藝對該氧化硅層9進行刻蝕，僅保留位于多晶硅層4和柵氧化層3兩側的氧化硅層，最終形成如圖5所示的分裂柵側墻。

步驟s105、對所述多晶硅層進行低阻化處理，并制作第一源區10、第二源區11和jfet低阻區12，所述jfet低阻區12位于所述第一源區10和所述第二源區11之間的外延層內，所述jfet低阻區12的深度小于所述第一體區7和所述第二體區8的深度，寬度小于所述第一源區10和所述第二源區11之間的距離，大于所述第一區域5和所述第二區域6之間的距離。

具體的，本實施例優選可以采用自對準注入和驅入的工藝來實現多晶硅層4的低阻化處理。即通過自對準工藝在器件表面的多晶硅層4上注入“n+”型離子，并進行離子驅入，從而形成低阻率的多晶硅層4。

進一步的，在本實施例中器件的第一源區10、第二源區11以及jfet低 阻區12是在多晶硅層4低阻化處理的同時形成的，即在對多晶硅層4進行離子注入和驅入的同時，在待制作第一源區10、第二源區11以及jfet低阻區12的區域上，進行離子注入和驅入形成如圖6所示的器件結構。

本實施例通過制作jfet低阻區12，能夠大大降低器件的導通電阻，提升器件的性能。

步驟s106、制作器件的介質層13和金屬層14。

具體的，圖7為圖1所示實施例中制作完成介質層和金屬層后的器件結構示意圖，圖7中介質層13和金屬層14的制作工藝與現有技術類似，在這里不再贅述。

本實施例提供的vdmos器件的制作方法，通過將器件的柵極制作成分裂柵，降低了器件的反饋電容；并通過在第一源區和第二源區之間的外延層內制作深度小于第一體區和第二體區的深度，寬度小于第一源區和第二源區之間的距離大于第一區域和第二區域之間的距離的jfet低阻區，降低了器件的導通電阻。

最后應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。