互補納米線半導體器件及其制備方法與流程

本發明涉及半導體制造技術領域，尤其涉及一種互補納米線半導體器件及其制備方法。

背景技術：

隨著可攜式電子產品不斷的推陳出新，其工藝技術也不斷的在進步，而產品尺寸的微小化為目前最受關注的技術，如金氧半場效應晶體管(mosfet)不斷的被微小化，然而晶體管的微小化衍生出許多物理上的限制以及問題，例如熱載流子注入、漏電流、絕緣、短溝道效應(short-channeleffects，sces)及溝道長度控制等，使得晶體管之柵極對于溝道內的控制能力逐漸降低。

因此，為了解決晶體管因微小化所產生的問題，多重柵極(multi-gate)晶體管被提出以改善柵極對于溝道的控制能力。常見的多重柵極晶體管為在硅襯底上制造三柵極(tri-gate)晶體管或環繞式柵極(gate-all-around)晶體管，然而，該類三維結構器件溝道的遷移率仍須改善。

現有技術中，例如美國公開專利us20100164101，硅鍺外延線包圍在鰭部的頂端，因此所形成的硅鍺外延線為具有硅核的外延線。雖然通過后續的氧化熱退火處理能夠使鍺向中心聚集以形成鍺納米線，但是由于內核的硅含量較高，也就是納米線的鍺含量較低，從而影響所形成的半導體器件的性能。

技術實現要素：

本發明的目的在于，提供一種互補納米線半導體器件及其制備方法。

為解決上述技術問題，本發明一種互補納米線半導體器件及其制備方法，包括：提供一襯底，該襯底上形成有nmos有源區域、pmos有源區域及淺溝槽隔離(sti)區域；在該nmos有源區域和該pmos有源區域上選擇性外延生長鍺晶體材料，以形成第一多邊體外延線；選擇性蝕刻該襯底，使該第一多 邊體外延線懸空于該襯底上方；在該nmos有源區域上方的該第一多邊體外延線的周圍區域選擇性外延生長iii-v族半導體晶體材料，以形成第二多邊體外延線；在該第一多邊體外延線及該第二多邊體外延線上沉積介電材料，該介電材料覆蓋該第一多邊體外延線及該第二多邊體外延線；及在該介電材料上沉積導電材料，以形成包圍該第一多邊體外延線及該第二多邊體外延線的柵極電極，其中該第一多邊體外延線作為第一納米線，該第二多邊體外延線作為第二納米線。

根據一實施例，該第一多邊體外延線的形狀為棱形。

根據一實施例，形成該第一多邊體外延線的步驟包括：該第一多邊體外延線的長度介于2納米至50納米之間。

根據一實施例，形成該第一多邊體外延線的步驟包括：該第一多邊體外延線的直徑介于2納米至5納米之間。

根據一實施例，在該nmos有源區域和該pmos有源區域上選擇性外延生長該鍺晶體材料的步驟包括：采用化學氣相沉積、分子束外延或原子層沉積的方式生長該鍺晶體材料。

根據一實施例，形成該第一多邊體外延線的步驟包括：該第一多邊體外延線為鍺納米線。

根據一實施例，按質量(或重量)百分比計算，該鍺納米線中鍺含量介于65％至100％之間。

根據一實施例，在該nmos有源區域上方的該第一多邊體外延線的周圍區域選擇性外延生長iii-v族半導體晶體材料的步驟包括：該iii-v族半導體晶體材料為砷化銦鎵(ingaas)。

相應的，本發明還提供一種互補納米線半導體器件，該互補納米線半導體器件包括：襯底，該襯底包括nmos有源區域、pmos有源區域及淺溝槽隔離(sti)區域；鍺晶體材料，形成于該nmos有源區域和該pmos有源區域上，作為第一多邊體外延線；iii-v族半導體晶體材料，該iii-v族半導體晶體材料包覆該nmos有源區域上的該第一多邊體外延線，作為第二多邊體外延線；介電材料，該介電材料覆蓋該第一多邊體外延線與該第二多邊體外延線；及導電材料，該導電材料覆蓋該介電材料，以形成包圍該第一多邊體外延線及該第二多 邊體外延線的柵極電極，其中該第一多邊體外延線作為第一納米線，該第二多邊體外延線作為第二納米線。

根據一實施例，該第一多邊體外延線的形狀為棱形。

根據一實施例，該第一多邊體外延線的長度介于2納米至50納米之間。

根據一實施例，該第一多邊體外延線的直徑介于2納米至5納米之間。

根據一實施例，該第一多邊體外延線為鍺納米線。

根據一實施例，按質量百分比計算，該鍺納米線中鍺含量介于65％至100％之間。

根據一實施例，該iii-v族半導體晶體材料為砷化銦鎵(ingaas)。

本發明提供的互補納米線半導體器件及其制備方法，于pmos有源區域具有環繞式柵極環繞鍺納米線，于nmos有源區域具有環繞式柵極環繞iii-v族納米線，且鍺納米線中鍺含量較高，可以實現具有極佳靜電控制的高遷移率溝道。

附圖說明

圖1為本發明一實施例中制備互補納米線半導體器件的方法流程圖；

圖2為本發明一實施例中襯底的剖面結構示意圖；

圖3為本發明一實施例中于nmos有源區域與pmos有源區域上生長第一多邊體外延線的剖面結構示意圖；

圖4至5為本發明一實施例中選擇性蝕刻襯底的剖面結構示意圖；

圖6至7為本發明一實施例中在nmos有源區域上生長第二多邊體外延線的剖面結構示意圖。

圖8為本發明一實施例中沉積介電材料于第一、二多邊體外延線的剖面結構示意圖。

圖9為本發明一實施例中沉積導電材料于介電材料上的剖面結構示意圖。

具體實施方式

下面將結合示意圖對本發明的互補納米線半導體器件及其制備方法進行更詳細的描述，其中表示了本發明的較佳實施例，應該理解本領域技術人員可以 修改在此描述的本發明，而仍然實現本發明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發明的限制。

本發明的核心思想在于，提供一種互補納米線半導體器件及其制備方法，于pmos有源區域具有環繞式柵極環繞鍺納米線，于nmos有源區域具有環繞式柵極環繞iii-v族納米線，且鍺納米線中鍺含量較高，可以實現具有極佳靜電控制的高遷移率溝道。

下文結合附圖對本發明的互補納米線半導體器件及其制備方法，圖1為互補納米線半導體器件的制備流程圖，圖2～圖9為各步驟中的結構示意圖，其制備過程包括如下步驟：

執行步驟s1，參考圖2所示，提供一襯底100，襯底100上形成有pmos有源區域110、nmos有源區域120及淺溝槽隔離(sti)區域130。根據一實施例，襯底100為單晶硅襯底，pmos有源區域110與nmos有源區域120呈鰭狀，淺溝槽隔離(sti)區域130將pmos有源區域110與nmos有源區域120隔離。

執行步驟s2，參考圖3所示，在pmos有源區域110和nmos有源區域120上選擇性外延生長鍺晶體材料，以形成第一多邊體外延線310。根據一實施例，采用化學氣相沉積(cvd)、金屬有機物化學氣相沉積(mocvd)、分子束外延(mbe)或原子層沉積(ald)等方式生長該鍺晶體材料。根據一實施例，第一多邊體外延線310位于pmos有源區域110和nmos有源區域120的鰭狀頂端，作為第一納米線。第一多邊體外延線310的形狀可為棱形，例如六角形等。根據一實施例，第一多邊體外延線310的長度介于2納米至50納米之間。

執行步驟s3，參考圖4至5所示，選擇性蝕刻襯底100，使第一多邊體外延線310懸空于襯底100上方。根據一實施例，透過第一蝕刻程序選擇性蝕刻sti區域130至一預定深度d(如圖4所示)，再透過第二道蝕刻程序選擇性蝕刻pmos有源區域110和nmos有源區域120的鰭狀頂端，使第一多邊體外延線310懸空于襯底100上方。根據一實施例第二蝕刻程序為濕式蝕刻，采用的溶液包括氫氧化四甲銨(tetramethylazaniumhydroxide，tmah)溶液。根據一實施例，第一多邊體外延線310呈現一懸臂結構。

執行步驟s4，參考圖6至7所示，在nmos有源區域120上方的第一多邊 體外延線310的周圍區域選擇性外延生長iii-v族半導體晶體材料200，以形成第二多邊體外延線320，第二多邊體外延線作為第二納米線。根據一實施例，iii-v族半導體晶體材料200為砷化銦(inas)或砷化銦鎵(ingaas)。根據一實施例，采用cvd、mocvd、mbe或ald等方式生長iii-v族半導體晶體材料200。根據一實施例，執行步驟s4還包括可先在pmos有源區域110上方處形成硬屏蔽(hardmask，hm)將pmos有源區域110遮擋住(如圖6所示)，避免iii-v族半導體晶體材料200形成于pmos有源區域110上的第一多邊體外延線310。在第二多邊體外延線320形成之后，利用蝕刻去除pmos有源區域110處的硬屏蔽(如圖7所示)。

執行步驟s5，參考圖8所示，在第一多邊體外延線310及第二多邊體外延線320上沉積介電材料500，介電材料500覆蓋第一多邊體外延線310及第二多邊體外延線320。根據一實施例，介電材料500為高介電常數(high-k)的介電材料，例如tio2、hfo2、zro2等等。根據一實施例，采用ald、cvd或mocvd等方式沉積介電材料500。

執行步驟s6，參考圖9所示，在介電材料500上沉積導電材料600，以形成包圍第一多邊體外延線310及第二多邊體外延線320的柵極電極。根據一實施例，采用ald、mocvd或mbe等方式沉積導電材料600。根據一實施例，采用光刻與蝕刻技術以圖案化定義柵極電極。

再次參考圖9，藉由上述方法步驟，本發明提供一種互補納米線半導體器件10，包括襯底100，襯底100包括pmos有源區域110、nmos有源區域120及淺溝槽隔離(sti)區域130；鍺晶體材料，形成于pmos有源區域110和pmos有源區域120上，作為第一多邊體外延線310；iii-v族半導體晶體材料200，包覆nmos有源區域上的第一多邊體外延線310，作為第二多邊體外延線320；介電材料500，覆蓋第一多邊體外延線310與第二多邊體外延線320；及導電材料600，覆蓋介電材料500，以形成包圍第一多邊體外延線310及第二多邊體外延線320的柵極電極，其中第一多邊體外延線310作為第一納米線，第二多邊體外延線320作為第二納米線。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明申請專利范 圍及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。