芯片封裝結構與其制作方法與流程

本發明涉及一種封裝結構與其制作方法，尤其涉及一種芯片封裝結構與其制作方法。

背景技術：

近年來，隨著電子產品的需求朝向高功能化、信號傳輸高速化及電路組件高密度化，半導體相關產業也日漸發展。以半導體芯片為例，半導體芯片經制成后，需與導電結構共同形成芯片封裝結構，方能發揮電路功能，而應用于電子產品中。另外，芯片封裝結構亦可搭配無源組件增加其操作效能。

一般來說，在芯片封裝結構中，芯片與承載器(例如線路基材)可利用打線、凸塊接合、引腳接合等方式達成電性連接的目的。上述電性連接方式(例如凸塊)可制作于芯片的表面上，而后在芯片配置于承載器上時進一步連接至承載器上的對應接點。類似地，芯片封裝結構所需無源組件亦通過適用方式(例如焊接)而另外配置在承載器上。如此，不僅增加了承載器的使用面積，不利于電子產品體積精簡化，相對的亦增加整體成本。

技術實現要素：

本發明提供一種芯片封裝結構與其制作方法，其通過改變無源組件的配置方式而具有良好的操作效能。

本發明的芯片封裝結構包括芯片、線路層、無源組件材料以及基材。線路層配置于芯片的表面上，其中線路層包括多個凸塊與多個無源組件電極，凸塊與無源組件電極具有相同材質，且具有相同厚度，而無源組件電極電性連接至部分凸塊。無源組件材料配置于無源組件電極之間，使無源組件電極與無源組件材料構成無源組件，而無源組件位于芯片的表面上。芯片配置于基材上，并以表面面對基材，使芯片與無源組件藉由凸塊電性連接至基材，且無源組件與凸塊位于芯片與基材之間。

本發明的芯片封裝結構的制作方法包括下列步驟：形成線路層于芯片的表面上，其中線路層包括多個凸塊與多個無源組件電極，凸塊與無源組件電極具有相同材質，且具有相同厚度，而無源組件電極電性連接至部分凸塊。涂布無源組件材料于無源組件電極之間，使無源組件電極與無源組件材料構成無源組件，而無源組件位于芯片的表面上。將芯片配置于基材上，并以表面面對基材，使芯片與無源組件藉由凸塊電性連接至基材，且無源組件與凸塊位于芯片與基材之間。

在本發明的一實施例中，上述的芯片的表面具有主動區與位于主動區外圍的周邊區。凸塊配置于周邊區，無源組件電極連接至部分凸塊，并從周邊區延伸至主動區內，使由無源組件電極與無源組件材料構成的無源組件位于主動區內。

在本發明的一實施例中，上述的芯片封裝結構還包括底金屬層，配置于芯片的表面與線路層間，且底金屬層的輪廓對應于凸塊與無源組件電極的輪廓。

在本發明的一實施例中，上述的無源組件電極包括彼此對向設置的兩條狀電極，而無源組件材料配置于條狀電極之間。

在本發明的一實施例中，上述的無源組件電極包括彼此交錯排列的兩梳狀電極，而無源組件材料配置于梳狀電極之間。

在本發明的一實施例中，上述的無源組件包括電容組件、電阻組件或電感組件。

在本發明的一實施例中，上述的無源組件材料包括介電陶瓷材料、電阻膏或電感膏。

在本發明的一實施例中，上述的電容組件的電容值為納米法拉(nanofarad，nF)等級。

在本發明的一實施例中，上述的線路層的材質包括金、銀、銅或含有前述材質的合金。

在本發明的一實施例中，上述的線路層的厚度介于10微米(micrometer，μm)至15微米之間。

在本發明的一實施例中，上述的線路層的凸塊與無源組件電極的形成于同一步驟中完成。

在本發明的一實施例中，上述的芯片封裝結構的制作方法還包括下列步驟：形成底金屬層于芯片的表面與線路層間，且底金屬層的輪廓對應于凸塊與無源組件電極的輪廓。

在本發明的一實施例中，上述的芯片封裝結構的制作方法還包括下列步驟：低溫燒結涂布于無源組件電極之間的無源組件材料。

基于上述，在本發明的芯片封裝結構與其制作方法中，具有相同材質與相同厚度的多個凸塊與多個無源組件電極(為同一線路層的不同局部)配置于芯片的表面上，而無源組件材料配置于無源組件電極之間，從而在芯片的表面上構成無源組件，而后芯片配置于基材上，使芯片與無源組件藉由凸塊電性連接至基材。藉此，本發明的芯片封裝結構與其制作方法通過改變無源組件的配置方式而具有良好的操作效能。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1是本發明的一實施例的芯片封裝結構的側視示意圖；

圖2至圖3是圖1的芯片封裝結構的制作示意圖；

圖4是本發明的另一實施例的芯片封裝結構的示意圖。

附圖標記：

100、200：芯片封裝結構

110：芯片

112：表面

120、220：線路層

122、222：凸塊

124、224：無源組件電極

124a、124b：梳狀電極

130、230：無源組件材料

140：基材

150、250：無源組件

160：底金屬層

224a、224b：條狀電極

R1：主動區

R2：周邊區

t：厚度

具體實施方式

圖1是本發明的一實施例的芯片封裝結構的側視示意圖。請參考圖1，在本實施例中，芯片封裝結構100包括芯片110、線路層120、無源組件材料130以及基材140。線路層120配置于芯片110的表面112上，其中線路層120包括多個凸塊122與多個無源組件電極124，凸塊122與無源組件電極124具有相同材質，且具有相同厚度t，而無源組件電極124電性連接至部分凸塊122。再者，無源組件材料130配置于無源組件電極124之間，使無源組件電極124與無源組件材料130構成無源組件150，而無源組件150位于芯片110的表面112上。此外，芯片110配置于基材140上，并以芯片表面112面對基材140，使芯片110與無源組件150藉由凸塊122電性連接至基材140，且無源組件150與凸塊122位于芯片110與基材140之間。其中，圖1顯示兩個凸塊122與兩個無源組件電極124用于示意，實際上凸塊122與無源組件電極124的數量、排列方式以及芯片封裝結構100中的各構件的尺寸比例(如厚度或寬度)應可依據需求調整，本發明不以圖1所顯示的結構為限制。以下將進一步搭配圖2至圖3詳細說明本實施例的芯片封裝結構100的具體結構與其制作方法。

圖2至圖3是圖1的芯片封裝結構的制作示意圖。為使圖式更為清楚易懂，圖2至圖3的芯片封裝結構省略顯示圖1的基材140。請參考圖1至圖3，在本實施例中，芯片封裝結構100的制作方法包括下列步驟：首先，在本實施例中，形成線路層120于芯片110的表面112上(如圖2所示)，其中線路層120包括多個凸塊122與多個無源組件電極124，凸塊122與無源組件電極124具有相同材質，且具有相同厚度t，而無源組件電極124電性連接至部分凸塊122。更進一步地說，所述芯片110的表面112具有主動區R1與位于主動區R1外圍的周邊區R2(顯示于圖2)。凸塊122配置于周邊區R2，無源組件電極124連接至部分凸塊122，并從周邊區R2延伸至主動區R1內。 藉此，無源組件電極124與部分凸塊122彼此電性連接。

由此可知，在本實施例中，凸塊122與無源組件電極124是同一線路層120的不同局部，故線路層120的凸塊122與無源組件電極124的形成于同一步驟中完成，而因此具有相同材質與相同厚度t。其中，所述線路層120的材質包括金、銀、銅或含有前述材質的合金，而線路層120的厚度t介于10微米至15微米之間，但本發明不以此為限制，其可依據需求調整。

另外，在本實施例中，芯片封裝結構100的制作方法還包括下列步驟：形成底金屬層160于芯片110的表面112與線路層120間，且底金屬層160的輪廓對應于凸塊122與無源組件電極124的輪廓。換言之，在形成線路層120于芯片110的表面112上的步驟之前，可依據需求先形成底金屬層160于芯片110的表面112上，而后才藉由電鍍制程或者其他適用制程在底金屬層160上形成線路層120，使底金屬層160位于芯片110的表面112與線路層120間。所述底金屬層160有助于線路層120的形成，即線路層120形成于芯片110的表面112上配置有底金屬層160之處，故底金屬層160的輪廓與線路層120的輪廓大致上彼此對應。藉此，芯片封裝結構100還包括底金屬層160，配置于芯片110的表面112與線路層120間，且底金屬層160的輪廓對應于凸塊122與無源組件電極124的輪廓。然而，本發明并不限制底金屬層160的配置與否，其可依據需求調整。

接著，在本實施例中，在形成線路層120于芯片110的表面112上的步驟之后，涂布無源組件材料130于無源組件電極124之間(如圖3所示)，并更進一步低溫燒結涂布于無源組件電極124之間的無源組件材料130，使無源組件電極124與無源組件材料130構成無源組件150，而無源組件150位于芯片110的表面112上。另外，由于無源組件電極124連接至部分凸塊122，并從周邊區R2延伸至主動區R1內，故由無源組件電極124與配置于無源組件電極124之間的無源組件材料130所構成的無源組件150亦位于主動區R1內，且無源組件150電性連接至部分凸塊122。

具體來說，在本實施例中，無源組件電極124包括彼此交錯排列的兩梳狀電極124a與124b，而所述無源組件材料130例如是介電陶瓷材料。無源組件材料130涂布于梳狀電極124a與124b之間，并經由低溫燒結，使無源組件電極124與無源組件材料130構成無源組件150，而所述無源組件150可 為電容組件，且其電容值為納米法拉(nanofarad，nF)等級。其中，所述介電陶瓷材料例如是陶瓷粉末，其可采用低介電常數的陶瓷材料，例如是二氧化鈦(TiO2)，使無源組件150為NPO型電容組件，亦可采用中介電常數的陶瓷材料，例如是鈦酸鋇(BaTiO3)或其他以鈦酸鋇為基底的陶瓷粉末，使無源組件150為X7R型電容組件或者Y5V型電容組件。然而，本發明并不限制無源組件電極124、無源組件材料130與其所構成的無源組件150的種類，其可依據需求調整。

此外，請參考圖1與圖3，在本實施例中，在涂布無源組件材料130于無源組件電極124之間使其構成無源組件150的步驟之后，將芯片110配置于基材140上，并以表面112面對基材140，使芯片110與無源組件150藉由凸塊122電性連接至基材140，且無源組件150與凸塊122位于芯片110與基材140之間。詳細來說，所述基材140例如是軟性印刷線路板(flexible printed circuit board，FPC)，但本發明不以此為限制。基材140上配置有多條未顯示的連接線路，而芯片110藉由已形成無源組件150與凸塊122的表面112(如圖3所示)面對基材140而配置于基材140，使無源組件150與凸塊122位于芯片110與基材140之間，而芯片110可據此通過凸塊122電性連接至基材140。另外，由于無源組件150的無源組件電極124連接至部分凸塊122，故無源組件150亦可通過凸塊122電性連接至基材140。換言之，凸塊122的排列位置大致上對應于基材140上未顯示的連接線路，而可用于將芯片110與無源組件150電性連接至基材140。

基于上述，本實施例的芯片封裝結構100將無源組件150形成于芯片110的表面112，且構成無源組件150所需的線路(即無源組件電極124)與芯片110連接至基材140所需的凸塊122是同一線路層120的不同局部，而在同一制作步驟中一并形成，而后才將無源組件材料130配置于無源組件電極124之間而構成無源組件150。由此可知，本實施例是將無源組件150形成于芯片110上，而非將已制作完成的現有無源組件配置在芯片110上。藉此，芯片封裝結構100可在形成無源組件150的過程中調整相關參數(如材質)，據此提升無源組件150的操作效能。即相較于將電容組件作為無源組件配置在基材140上的現有技術，本實施例的芯片封裝結構100具有更佳的操作效能。

圖4是本發明的另一實施例的芯片封裝結構的示意圖。為使圖示更為清楚易懂，圖4的芯片封裝結構省略顯示基材140，但有關基材140的相關說明可參考圖1及前述內容。請參考圖4，在本實施例中，芯片封裝結構200與前述芯片封裝結構100具有類似的結構與作法，其主要差異在于線路層220的設計與無源組件材料230的種類。藉此，在芯片封裝結構200的線路層220與無源組件材料230經由前述制作步驟形成于芯片110的表面112，并使線路層220的無源組件電極224與無源組件材料230構成無源組件250之后，芯片110可進一步以表面112面對基材140而配置于基材140上，使芯片110與無源組件250藉由凸塊222電性連接至基材140，且無源組件250與凸塊222位于芯片110與基材140之間，類似于圖1所示。并且，線路層220與芯片110的表面112之間亦可形成前述底金屬層160。據此，有關芯片110、基材140、底金屬層160等結構以及芯片封裝結構200的制作方法可參考前述內容，在此不多加贅述。

具體來說，在本實施例中，芯片封裝結構200的線路層220配置于芯片110的表面112上，其中線路層220包括凸塊222與無源組件電極224，凸塊222與無源組件電極224具有相同材質，且具有相同厚度t(其側視示意圖請參考圖1的凸塊122與無源組件電極124)，而無源組件電極224電性連接至部分凸塊222。更進一步地說，凸塊222配置于周邊區R2，無源組件電極224連接至部分凸塊222，并從周邊區R2延伸至主動區R1內。藉此，凸塊222與無源組件電極224是同一線路層220的不同局部，故凸塊222與無源組件電極224的形成于同一步驟中完成，并因此具有相同材質與相同厚度t。

另一方面，在本實施例中，無源組件電極224與前述無源組件電極124的主要差異在于，前述無源組件電極124包括彼此交錯排列的兩梳狀電極124a與124b，而本實施例的無源組件電極224包括彼此對向設置的兩條狀電極224a與224b，其中條狀電極224a與224b連接至部分凸塊222，而無源組件材料230配置于條狀電極224a與224b之間。藉此，在低溫燒結涂布于無源組件電極224之間的無源組件材料230之后，無源組件材料230與無源組件電極224構成無源組件250，而無源組件250位于芯片110的表面112上，且電性連接至部分凸塊222。其中，無源組件材料230可以是電阻膏或電感膏，從而使無源組件250作為電阻組件或電感組件。然而，本發明并不限制 無源組件電極224、無源組件材料230與其所構成的無源組件250的種類，其可依據需求調整。

基于上述，本實施例的芯片封裝結構200將無源組件250形成于芯片110的表面112，且構成無源組件250所需的線路(即無源組件電極224)與芯片110連接至基材140所需的凸塊222是同一線路層220的不同局部，而在同一制作步驟中一并形成，而后才將無源組件材料230配置于無源組件電極224之間而構成無源組件250。藉此，芯片封裝結構200可在形成無源組件250的過程中調整相關參數(如材質)，據此提升無源組件250的操作效能，即本實施例的芯片封裝結構200具有更佳的操作效能。

另外，依據上述實施例，芯片封裝結構100與200可依據所需無源組件150與250的種類而選擇采用何種類型的無源組件電極124與224與無源組件材料130與230。據此，上述制作方法可適用于形成不同類型的無源組件150與250。

綜上所述，在本發明的芯片封裝結構與其制作方法中，具有相同材質與相同厚度的多個凸塊與多個無源組件電極(為同一線路層的不同局部)配置于芯片的表面上，而無源組件材料配置于無源組件電極之間，從而在芯片的表面上構成無源組件，而后芯片配置于基材上并以所述表面面對基材，使芯片與無源組件藉由凸塊電性連接至基材。由此可知，本發明是將無源組件形成于芯片上，而非將已制作完成的現有無源組件配置在芯片或者基材上。藉此，本發明的芯片封裝結構與其制作方法通過改變無源組件的配置方式而具有良好的操作效能。

雖然本發明已以實施例揭示如上，然其并非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和范圍內，當可作些許的改動與潤飾，故本發明的保護范圍當視所附權利要求界定的范圍為準。