靜電放電保護結構及其形成方法與流程

本發明涉及半導體制造領域，特別涉及一種靜電放電保護結構及其形成方法。

背景技術：

隨著半導體芯片的運用越來越廣泛，導致半導體芯片受到靜電損傷的因素也越來越多。在現有的芯片設計中，常采用靜電放電(esd，electrostaticdischarge)保護電路以減少芯片損傷。現有的靜電放電保護電路的設計和應用包括：柵接地的n型場效應晶體管(gategroundednmos，簡稱ggnmos)保護電路、可控硅(siliconcontrolledrectifier，簡稱scr)保護電路、橫向擴散場效應晶體管(laterallydiffusedmos，簡稱ldmos)保護電路、雙極結型晶體管(bipolarjunctiontransistor，簡稱bjt)保護電路等。

隨著半導體技術的發展，使得半導體器件的尺寸不斷縮小，器件密度不斷提高，現有技術發展了鰭式場效應晶體管，但是鰭式場效應晶體管中的靜電放電保護結構存在性能不穩定的問題。

技術實現要素：

本發明解決的問題是提供一種靜電放電保護結構及其形成方法，以提高靜電放電保護結構的性能穩定性。

為解決上述問題，本發明提供一種靜電放電保護結構，包括：

基底，所述基底表面形成有鰭部；

橫跨所述鰭部的第一柵極結構，所述第一柵極結構覆蓋所述鰭部的部分側壁和頂部表面；

位于所述第一柵極結構一側鰭部中的第一摻雜區，所述第一摻雜區內具有第一類型離子；

位于所述第一柵極結構另一側鰭部中的第二摻雜區，所述第二摻雜區內 具有第二類型離子；

位于所述第一摻雜區表面的第一導電結構，用于輸入第一電壓信號；

位于所述第二摻雜區表面的第二導電結構，用于輸入第二電壓信號，所述第二電壓信號和所述第一電壓信號不相等；

位于所述第一柵極結構上，且與所述第一柵極結構相接觸的第一散熱結構。

可選的，所述第一散熱結構包括：位于第一柵極結構表面與所述第一柵極結構相接觸的第一插塞，以及位于所述第一插塞上與所述第一插塞相接觸的第一散熱層。

可選的，所述第一插塞在所述第一柵極結構頂部表面的投影面積與所述第一柵極結構頂部表面積的比值在1/3到1范圍內。

可選的，所述第一柵極結構包括第一柵電極，所述第一柵電極材料包括多晶硅或金屬；所述第一插塞位于所述第一柵電極頂部表面。

可選的，所述第一散熱層與所述第一導電結構相連導通。

可選的，所述第一插塞的材料包括鎢或鋁；所述第一散熱層的材料包括鎢或鋁。

可選的，所述靜電放電保護結構還包括：位于第一摻雜區遠離第一柵極結構一側的第二柵極結構，所述第二柵極結構橫跨所述鰭部，且覆蓋所述鰭部的部分側壁和頂部表面；位于所述第二柵極結構未設置有所述第一摻雜區一側的第三摻雜區，所述第三摻雜區內具有第二類型離子；位于所述第二柵極結構上，且與所述第二柵極結構相接觸的第二散熱結構。

可選的，所述第二散熱結構包括：位于第二柵極結構表面與所述第二柵極結構相接觸的第二插塞，以及位于所述第二插塞上與所述第二插塞相接觸的第二散熱層。

可選的，所述第二插塞在所述第二柵極結構頂部表面的投影面積與所述第二柵極結構頂部表面積的比值在1/3到1范圍內。

可選的，所述第二柵極包括第二柵電極，所述第二柵電極的材料包括多 晶硅或金屬；所述第二插塞位于所述第二柵電極頂部表面。

可選的，所述第二散熱層與所述第一導電結構相連導通。

可選的，所述第二插塞的材料包括鎢或鋁；所述第二散熱層的材料包括鎢或鋁。

可選的，所述靜電放電保護結構包括：位于所述第一柵極結構和第二柵極結構上的介質層；位于所述介質層中與所述第一柵極結構相連的第一插塞；位于所述介質層中與所述第二柵極結構相連的第二插塞；位于所述介質層上與所述第一插塞、第二插塞以及第一導電結構相連的導電層；所述第一插塞和所述導電層用于構成所述第一散熱結構；所述第二插塞和所述導電層用于構成所述第二散熱結構。

可選的，所述基底表面鰭部數量為多個，所述第一柵極結構或所述第二柵極結構橫跨所述多個鰭部，且垂直所述鰭部設置。

可選的，所述第一類型離子為n型離子；所第二類型離子為p型離子；所述靜電放電保護結構還包括位于基底和鰭部內的阱區，所述阱區為p型阱區。

相應的，本發明還提供一種靜電放電保護結構的形成方法，包括：

形成基底，所述基底表面形成有鰭部；

形成橫跨所述鰭部的第一柵極結構，所述第一柵極結構覆蓋所述鰭部的部分側壁和頂部表面；

在所述第一柵極結構一側的鰭部內形成第一摻雜區，所述第一摻雜區內具有第一類型離子；

在所述第一柵極結構另一側的鰭部內形成第二摻雜區，所述第二摻雜區內具有第二類型離子；

形成位于所述第一摻雜區表面的第一導電結構以及位于所述第二摻雜區表面的第二導電結構，所述第一導電結構用于輸入第一電壓信號，所述第二導電結構用于輸入第二電壓信號，所述第二電壓信號大于所述第一電壓信號；

形成位于所述第一柵極結構上的第一散熱結構，所述第一柵熱結構與所述第一柵極結構相接觸。

可選的，所述第一散熱結構包括：位于第一柵極結構表面與所述第一柵極結構相接觸的第一插塞，以及位于所述第一插塞上與所述第一插塞相接觸的第一散熱層；形成位于所述第一柵極結構上的第一散熱結構的步驟包括：形成位于第一柵極結構表面與第一柵極結構相接觸的第一插塞；形成位于第一插塞上與所述第一插塞相接觸的第一散熱層。

可選的，形成基底的步驟之后，形成第一摻雜區的步驟之前，所述形成方法還包括：形成位于第一摻雜區遠離第一柵極結構一側的第二柵極結構，所述第二柵極結構橫跨所述鰭部，且覆蓋所述鰭部的部分側壁和頂部表面；在所述第一柵極結構另一側的鰭部內形成第二摻雜區的步驟包括：形成位于所述第二柵極結構未設置有所述第一摻雜區一側的第三摻雜區，所述第三摻雜區內具有第二類型離子；形成所述第一散熱結構的步驟還包括：形成位于所述第二柵極結構上的第二散熱結構，所述第二散熱結構與所述第二柵極結構相接觸。

可選的，所述第二散熱結構包括：位于第二柵極結構表面與所述第二柵極結構相接觸的第二插塞，以及位于所述第二插塞上與所述第二插塞相接觸的第二散熱層；形成位于所述第二柵極結構上的第二散熱結構的步驟包括：形成位于第二柵極結構表面與第二柵極結構相接觸的第二插塞；形成位于第二插塞上與所述第二插塞相接觸的第二散熱層。

可選的，所述形成方法還包括：在形成所述第三摻雜區的步驟之后，在形成所述散熱結構的步驟之前，形成位于所述第一柵極結構和所述第二柵極上的介質層；形成位于所述介質層中與所述第一柵極結構相連的第一插塞；形成位于所述介質層中與所述第二柵極結構相連的第二插塞；形成位于所述介質層上與所述第一插塞、第二插塞以及第一導電結構相連的導電層；所述第一插塞和所述導電層用于構成所述第一散熱結構；所述第二插塞和所述導電層用于構成所述第二散熱結構。

與現有技術相比，本發明的技術方案具有以下優點：

本發明通過在第一柵極結構上設置與第一柵極結構相接觸的第一散熱結構，將第一柵極結構上的熱量導出，能夠實現所述第一柵極結構的熱量通過 所述散熱結構的熱傳導而散逸，緩解了所述靜電放電保護結構的自發熱問題，提高了靜電放電保護結構的性能。

附圖說明

圖1是現有技術中一種靜電放電保護結構的剖面示意圖；

圖2和圖3是本發明靜電放電保護結構一實施例的結構示意圖；

圖4是本發明靜電放電保護結構另一實施例的結構示意圖；

圖5是本發明靜電放電保護結構再一實施例的結構示意圖；

圖6至圖7是本發明靜電放電保護結構形成方法一實施例的各個步驟的結構示意圖。

具體實施方式

由背景技術可知，現有技術中的靜電放電保護結構存在性能不穩定的問題。現結合現有技術中靜電放電保護結構分析其性能不穩定問題的原因：

圖1是現有技術中一種靜電放電保護結構的剖面示意圖。

所述靜電放電保護結構由柵控二極管構成，包括：具有p型阱區10a的基底10，基底10表面形成有鰭部11和隔離結構12；位于基底10表面的第一柵極結構13a和第二柵極結構13b；位于第一柵極結構13a和第二柵極結構13b之間鰭部11內的n型摻雜區14a；位于所述第一柵極結構13a遠離第二柵極結構13b一側鰭部11內以及第二柵極結構13b遠離第一柵極結構13a一側鰭部11內的p型摻雜區14b。其中p型摻雜區14b接地，靜電電壓輸入所述n型摻雜區14a。

所述靜電放電保護結構在使用過程中會產生相當多的熱量，具體地說，隨著器件密度的增大，鰭部11之間的距離越來越小，器件使用過程所產生的熱量難以散逸，導致器件出現自加熱問題。尤其是，柵極結構的邊緣溫度較高，容易引起器件過熱現象的出現，從而影響所述靜電放電保護結構的穩定性。

為解決所述技術問題，本發明提供一種靜電放電保護結構的形成方法，包括：

基底，所述基底表面形成有鰭部；橫跨所述鰭部的第一柵極結構，所述第一柵極結構覆蓋所述鰭部的部分側壁和頂部表面；位于所述第一柵極結構一側鰭部中的第一摻雜區，所述第一摻雜區內具有第一類型離子；位于所述第一柵極結構另一側鰭部中的第二摻雜區，所述第二摻雜區內具有第二類型離子；位于所述第一摻雜區表面的第一導電結構，用于輸入第一電壓信號；位于所述第二摻雜區表面的第二導電結構，用于輸入第二電壓信號，所述第二電壓信號和所述第一電壓信號不相等；位于所述第一柵極結構上，且與所述第一柵極結構相接觸的第一散熱結構。

本發明通過在第一柵極結構上設置與第一柵極結構相接觸的第一散熱結構，將第一柵極結構上的熱量導出，能夠實現所述第一柵極結構的熱量通過所述散熱結構的熱傳導而散逸，緩解了所述靜電放電保護結構的自發熱問題，提高了靜電放電保護結構的性能。

為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

參考圖2和圖3，示出了本發明所提供靜電放電保護結構一實施例的結構示意圖。其中圖3是圖2中沿aa線的剖視圖。

如圖2和圖3所示，所述靜電放電保護結構包括：

基底100，所述基底100表面形成有鰭部101。

所述基底100是后續半導體工藝的操作平臺；所述鰭部101后續用于形成柵控二極管，以構成所述靜電放電保護結構。所述基底100表面鰭部101之間還設置有隔離結構102，用于實現所述鰭部101之間以及所述靜電放電保護結構與基底100其他部分半導體器件之間的電隔離。

所述基底100表面鰭部101的數量為一個或多個。本實施例中，所述基底100表面形成有多個鰭部101，多個所述鰭部101之間相互平行設置。

所述基底100的材料選自單晶硅、多晶硅或者非晶硅；所述基底100也可以選自硅、鍺、砷化鎵或硅鍺化合物；所述基底100還可以是其他半導體材料。本發明對此不作限制。本實施例中，所述基底100的材料為單晶硅襯底，

需要說明的是，本實施例中，所述靜電放電保護結構還包括位于基底100和鰭部101內的阱區110，所述阱區110用于定義所述柵控二極管的有源區。本實施例中，所述阱區110為p型阱區，即所述阱區110內具有p型離子，所述p型離子包括硼離子或銦離子。

橫跨所述鰭部101的第一柵極結構121，所述第一柵極結構121覆蓋所述鰭部101的部分側壁和頂部表面。

所述第一柵極結構121用于在后續形成第一摻雜區和第二摻雜區的工藝過程中遮擋部分鰭部101，避免第一摻雜區和第二摻雜區直接接觸，以形成柵控二極管。

本實施例中，所述基底100表面形成有多個鰭部101，且多個鰭部101之間相互平行，因此所述第一柵極結構121橫跨所述多個鰭部101，且垂直所述鰭部101設置。

所述第一柵極結構121包括第一柵電極121a，所述第一柵電極121a的材料為金屬。所述第一柵極結構121可以與基底100其他區域半導體器件的柵極結構同時形成。因此所述第一柵電極121a的材料與所述基底100其他區域半導體器件的柵極結構中的柵電極材料相同。本實施例中，所述基底100其他區域半導體器件柵極結構采用金屬材料形成柵電極，因此所述第一柵電極121a的材料也為金屬材料。而且采用金屬材料形成所述第一柵電極121a能夠提高所述第一柵極結構121的熱傳導能力，從而提高所述鰭部101產生熱量的散逸速度，改善所形成靜電放電保護結構的散熱問題。

但是本發明其他實施例中，當所述基底其他區域半導體器件的柵極結構采用多晶硅時，所述第一柵電極的材料還可以為多晶硅，本發明對此不做限制。

位于所述第一柵極結構121一側鰭部101中的第一摻雜區131，所述第一摻雜區131內具有第一類型離子；位于所述第一柵極結構121另一側鰭部101中的第二摻雜區132，所述第二摻雜區132內具有第二類型離子。

所述第一摻雜區131和所述第二摻雜區132用于二極管的p區和n區，因此所述第一類型離子與所述第二類型離子類型相反。具體的，本實施例中， 所述第一摻雜區131為n型摻雜區，也就是說，所述第一類型離子為n型離子，包括磷離子或砷離子；所述第二摻雜區132為p型摻雜區，也就是說，所述第二類型離子為p型離子，包括硼離子或銦離子。

需要說明的是，所述第一柵極結構121還包括第一柵極側墻121b，用于防止所述第一摻雜區131和第二摻雜區之間距離太近而導致穿通。

位于所述第一摻雜區131表面的第一導電結構141，用于輸入第一電壓信號；位于所述第二摻雜區132表面的第二導電結構142，用于輸入第二電壓信號，所述第二電壓信號和所述第一電壓信號不相等。

需要說明的是，本實施例中，所述靜電放電保護結構還包括覆蓋所述鰭部101的層間介質層150，用于實現器件電隔離。所述層間介質層150的材料是氧化硅、氮化硅、氮氧化硅、低k介質材料或超低k介質材料中的一種或多種組合，本發明對此不做任何限制。本實施例中，所述介質層150的材料為氧化物。

所述第一導電結構141與所述第一摻雜區131電連接，所述第一摻雜區131通過所述第一導電結構141接收所述第一電壓信號；所述第二導電結構142用于與第二摻雜區132電連接，所述第二摻雜區132通過所述第二導電結構142接收所述第二電壓信號。

具體的，所述第一導電結構141橫跨所述鰭部101，且覆蓋所述第一摻雜區131的側壁和頂部的部分表面；所述第二導電結構142橫跨所述鰭部101，且覆蓋所述第二摻雜區132的側壁和頂部的部分表面。

本實施例中，所述基底100表面具有多個相互平行的鰭部101，所述第一導電結構141和第二導電結構142橫跨所述鰭部101，且垂直所述鰭部101設置。

所述靜電放電保護結構還包括：位于所述第一柵極結構121上，且與所述第一柵極結構121相接觸的第一散熱結構161。

所述第一散熱結構161與所述第一柵極結構121直接接觸，用于將鰭部101產生的熱量經所述第一柵極結構121傳導出，從而提高所述鰭部101的散熱能力，以改善所形成靜電放電保護結構的穩定性。

具體的，所述第一散熱結構161包括：位于第一柵極結構121表面與所述第一柵極結構121相接觸的第一插塞161a，以及位于所述第一插塞161a上與所述第一插塞161a相接觸的第一散熱層161b。

本實施例中，所述第一柵極結構121包括金屬材料的第一柵電極121a，所以所述第一插塞161a位于所述第一柵電極121a頂部表面，與所述第一柵電極121a頂部相接觸。由于金屬材料具有較高的導熱率，因此所述第一插塞161a與金屬材料的第一柵電極121a直接接觸，能夠進一步提高熱傳導效率，改善所述靜電放電保護結構的散熱問題。

此外為了提高所述第一散熱結構161的熱傳導能力，本實施例中，所述第一插塞161a的材料為金屬，具體包括鎢或鋁；所述第一散熱層161b的材料也為金屬，具體包括鎢或鋁。

需要說明的是，如果所述第一插塞161a與所述第一柵極結構121的接觸面積太小，則無法實現有效提高熱量散逸的作用；如果所述第一插塞161a與所述第一柵極結構121的接觸面積太大，則可能會影響所形成靜電放電保護結構的性能。因此本實施例中，所述第一插塞161a在所述第一柵極結構121頂部表面的投影面積與所述第一柵極結構121頂部表面積的比值在1/3到1范圍內。

本實施例中，第一散熱層161b與所述第一導電結構141相連導通，因此所述第一導電結構141也接收所述第一電壓信號。具體的，第一導電結構141接地，所述第二導電結構142與靜電放電端相連，因此所述第一摻雜區131和所述第二摻雜區132之間構成的pn結反偏。所述第一散熱層161b與所述第一導電結構141相連導通，能夠使所述第一柵極結構121下方的鰭部101內不易形成溝道，不易產生導通電流，從而能夠使所形成靜電放電保護結構釋放靜電時形成的電流均勻分布于所述第一摻雜區131和第二摻雜區132之間的阱區110內，不易在第一柵極結構121下方的鰭部101內形成漏電流。

參考圖4，示出了本發明所提供靜電放電保護結構另一實施例的結構示意圖。

本實施例與上述實施例相同之處，在此不再贅述本實施例與前述實施例 不同之處在于，為提高所述靜電放電保護結構的放電能力，本實施例中，所述靜電放電保護結構還包括：位于第一摻雜區231遠離第一柵極結構221一側的第二柵極結構222，所述第二柵極結構222橫跨所述鰭部201，且覆蓋所述鰭部201的部分側壁和頂部表面；位于所述第二柵極結構222未設置有所述第一摻雜區231一側的第三摻雜區233，所述第三摻雜區233內具有第二類型離子。

需要說明的是，本實施例中，所述基底200表面形成有多個鰭部201，且多個鰭部201之間相互平行，因此所述第二柵極結構222橫跨所述多個鰭部201，且垂直所述鰭部201設置。

所述靜電放電保護結構還包括：位于所述第二柵極結構222上，且與所述第二柵極結構222相接觸的第二散熱結構262。

所述第二散熱結構262與所述第二柵極結構222直接接觸，用于將鰭部201產生的熱量經所述第二柵極結構222傳導出，從而提高所述鰭部201的散熱能力，以改善所形成靜電放電保護結構的穩定性。

具體的，所述第二散熱結構262包括：位于第二柵極結構222表面與所述第二柵極結構222相接觸的第二插塞262a，以及位于所述第二插塞262a上與所述第二插塞262a相接觸的第二散熱層262b。

本實施例中，所述第二柵極結構222也包括金屬材料的第二柵電極222a以及第一柵極側墻222b，所以所述第二插塞262a位于所述第二柵電極222a頂部表面，與所述第二柵電極222a頂部相接觸。由于金屬材料具有較高的導熱率，因此所述第二插塞262a與金屬材料的第二柵電極222a直接接觸，能夠進一步提高熱傳導效率，改善所述靜電放電保護結構的散熱問題。

此外為了提高所述第二散熱結構262的熱傳導能力，本實施例中，所述第二插塞262a的材料為金屬，具體包括鎢或鋁；所述第二散熱層262b的材料也為金屬，具體包括鎢或鋁。

但是本發明其他實施例中，當所述基底其他區域半導體器件的柵極結構采用多晶硅時，所述第二柵電極的材料還可以為多晶硅，本發明對此不做限制。

需要說明的是，如果所述第二插塞262a與所述第二柵極結構222的接觸面積太小，則無法實現有效提高熱量散逸的作用；如果所述第二插塞262a與所述第二柵極結構222的接觸面積太大，則可能會影響所形成靜電放電保護結構的性能。因此本實施例中，所述第二插塞262a在所述第二柵極結構222頂部表面的投影面積與所述第二柵極結構222頂部表面積的比值在1/3到1范圍內。

本實施例中，第二散熱層262b與所述第一導電結構241相連導通，因此所述第一導電結構241也接收所述第一電壓信號。具體的，第一導電結構241接地，所述靜電放電保護結構還包括與所述第三摻雜區233相連的第三導電結構243，所述第三導電結構243與靜電放電端相連，因此所述第一摻雜區231和所述第三摻雜區233之間構成的pn結反偏。所述第二散熱層262b與所述第一導電結構241相連導通，能夠使所述第二柵極結構222下方的鰭部201內不易形成溝道，不易產生導通電流，從而能夠使所形成靜電放電保護結構釋放靜電時形成的電流均勻分布于所述第一摻雜區231和第三摻雜區233之間的阱區210內，不易在第二柵極結構222下方的鰭部201內形成漏電流。

參考圖5，示出了本發明靜電放電保護結構再一實施例的結構示意圖。

本實施例中，所述靜電放電保護結構包括：

位于所述第一柵極結構321和第二柵極結構322上的介質層350；位于所述介質層350中與所述第一柵極結構321相連的第一插塞361；位于所述介質層350中與所述第二柵極結構322相連的第二插塞362；位于所述介質層350上與所述第一插塞361、第二插塞362以及第一導電結構341相連的導電層370。

所述第一插塞361和所述導電層370用于構成所述第一散熱結構；所述第二插塞362和所述導電層370用于構成所述第二散熱結構。采用導電層370作為第一散熱層和第二散熱層的好處在于，能夠簡化所述靜電放電保護結構的結構，降低工藝難度。

相應的，本發明還提供一種靜電放電保護結構的形成方法，包括：

形成基底，所述基底表面形成有鰭部；形成橫跨所述鰭部的第一柵極結構，所述第一柵極結構覆蓋所述鰭部的部分側壁和頂部表面；在所述第一柵 極結構一側的鰭部內形成第一摻雜區，所述第一摻雜區內具有第一類型離子；在所述第一柵極結構另一側的鰭部內形成第二摻雜區，所述第二摻雜區內具有第二類型離子；形成位于所述第一摻雜區表面的第一導電結構以及位于所述第二摻雜區表面的第二導電結構，所述第一導電結構用于輸入第一電壓信號，所述第二導電結構用于輸入第二電壓信號，所述第二電壓信號大于所述第一電壓信號；形成位于所述第一柵極結構上的第一散熱結構，所述第一柵熱結構與所述第一柵極結構相接觸。

參考圖6至圖7，示出了本發明靜電放電保護結構形成方法一實施例的各個步驟的結構示意圖。

如圖6所示，形成基底400，所述基底400表面形成有鰭部401。

所述基底400是后續半導體工藝的操作平臺；所述鰭部401后續用于形成柵控二極管，以構成所述靜電放電保護結構。所述基底400表面鰭部401的數量為一個或多個。本實施例中，所述基底400表面形成有多個鰭部401，多個所述鰭部401之間相互平行設置。

本實施例中，基底400的形成步驟包括：提供半導體襯底；刻蝕所述半導體襯底，形成基底400以及位于基底400表面的鰭部401。

所述半導體襯底用于為后續工藝提供操作平臺，以及刻蝕形成鰭部401。所述半導體襯底的材料選自單晶硅、多晶硅或者非晶硅；所述半導體襯底也可以選自硅、鍺、砷化鎵或硅鍺化合物；所述半導體襯底還可以是其他半導體材料。本發明對此不作限制。本實施例中，所述半導體襯底為單晶硅襯底，因此所述基底400和所述鰭部401的材料均為單晶硅。

在本發明的其他實施例中，所述半導體襯底還可以選自具有外延層或外延層上硅結構。具體的，所述半導體襯底可以包括襯底以及位于所述襯底表面的半導體層。所述半導體層可以采用選擇性外延沉積工藝形成于所述襯底表面。所述襯底可以為硅襯底、鍺硅襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或者iii-v族化合物襯底，例如氮化鎵襯底或者砷化鎵襯底等；所述半導體層的材料為硅、鍺、碳化硅或硅鍺等。所述襯底和半導體層的選擇均不受限制，能夠選取適于工藝需求或易于集成的襯底、以 及適于形成鰭部的材料。而且所述半導體層的厚度能夠通過對外延工藝的控制，從而精確控制所屬形成鰭部的高度。

所述鰭部401的形成步驟包括：在所述半導體襯底表面形成圖形化的第一掩膜，所述圖形化的第一掩膜用于定義所述鰭部401的位置和尺寸；以所述圖形化的第一掩膜為掩膜，刻蝕所述半導體襯底，形成基底400以及位于基底表面的鰭部401。

需要說明的是，本實施例中，所述基底400表面還形成有隔離結構402用于實現所述鰭部401之間以及所述靜電放電保護結構與基底400其他部分半導體器件之間的電隔離，用于實現鰭部401之間以及與其他半導體結構之間的電隔離。所述隔離結構402的頂部表面低于所述鰭部401的頂部表面，以露出所述鰭部401的側壁，從而使后續所形成的柵極結構能夠覆蓋所述鰭部401的側壁。

還需要說明的是，本實施例中，所述基底400內還形成有阱區410。

所述阱區410用于定義所述柵控二極管的有源區。本實施例中，所述阱區410為p型阱區，即所述阱區410內具有p型離子，所述p型離子包括硼離子或銦離子。

本實施例中，所述阱區410在形成所述鰭部401以及形成隔離結構402之后形成。所述阱區的形成步驟包括：采用離子注入工藝在所述基底400和鰭部401內形成所述阱區410。

但是所述阱區410在所述鰭部401以及所述隔離結構402之后形成的做法僅為一示例，本發明對所述阱區410和所述鰭部以及所述隔離結構402的形成順序不做限制。

在本發明另一實施例中，所述阱區也可以在形成所述鰭部之后、形成所述隔離結構之前形成，即采用離子注入工藝在基底和鰭部內形成阱區之后，再形成所述隔離結構。

此外，在本發明其他實施例中，所述阱區也可以在形成所述鰭部之前形成。形成所述阱區的步驟包括：采用離子注入工藝直接在半導體襯底內形成阱區；在離子注入之后，再刻蝕所述半導體襯底形成所述基底以及鰭部，所 述阱區的底部低于所述基底的表面。

繼續參考圖6，形成橫跨所述鰭部401的第一柵極結構421，所述第一柵極結構421覆蓋所述鰭部401的部分側壁和頂部表面；在所述第一柵極結構421一側的鰭部401內形成第一摻雜區431，所述第一摻雜區431內具有第一類型離子。

所述第一柵極結構421用于在后續形成第一摻雜區和第二摻雜區的工藝過程中遮擋部分鰭部401，避免第一摻雜區和第二摻雜區直接接觸，以形成柵控二極管。

需要說明的是，為了提高所形成靜電放電保護結構的保護能力，本實施例中，形成基底400的步驟之后，形成第一摻雜區431的步驟之前，所述形成方法還包括：形成位于第一摻雜區431遠離第一柵極結構421一側的第二柵極結構422，所述第二柵極結構422橫跨所述鰭部401，且覆蓋所述鰭部401的部分側壁和頂部表面。

所述第二柵極結構422用于在后續形成第一摻雜區和第三摻雜區的工藝過程中遮擋部分鰭部401，避免第一摻雜區和第三摻雜區直接接觸，以形成柵控二極管。

本實施例中，所述基底400表面形成有多個鰭部401，且多個鰭部401之間相互平行，因此所述第一柵極結構421和所述第二柵極結構422橫跨所述多個鰭部401，且垂直所述鰭部401設置。

本實施例中，所述第一柵極結構421包括第一柵電極421a；所述第二柵極結構422包括第二柵電極422a，所述第一柵電極421a和所述第二柵電極422a的材料為金屬。

所述第一柵極結構421與所述第二柵極結構422可以與基底400其他區域半導體器件的柵極結構同時形成。因此所述第一柵電極421a與所述第二柵電極422a的材料與所述基底400其他區域半導體器件的柵極結構中的柵電極材料相同。本實施例中，所述基底400其他區域半導體器件柵極結構采用金屬材料形成柵電極，因此所述第一柵電極421a與所述第二柵電極422a的材料也為金屬材料。而且采用金屬材料形成所述第一柵電極421a與所述第二柵電 極422a的柵電極能夠提高所述第一柵極結構421和第二柵極結構422的熱傳導能力，從而提高所述鰭部產生熱量的散逸速度，改善所形成靜電放電保護結構的散熱問題。

但是本發明其他實施例中，當所述基底其他區域半導體器件的柵極結構采用多晶硅時，所述第一柵電極和第二柵電極的材料還可以為多晶硅，本發明對此不做限制。

所述第一柵極結構421和所述第二柵極結構422可以同時形成。具體的，所述第一柵電極421a和所述第二柵電極422a的形成步驟包括：在所述鰭部401和所述隔離層402表面形成電極材料層；采用掩模刻蝕方式，形成所述第一柵電極421a和所述第二柵電極422a。

需要說明的是，所述第一柵極結構421還包括第一柵極側墻421b，所述第二柵極結構422還包括第二柵極側墻422b，用于防止所形成的第一摻雜區和第二摻雜區以及所述第一摻雜區和第三摻雜區過于接近而導致穿通。

繼續參考圖6，在所述第一柵極結構421一側的鰭部401內形成第一摻雜區431，所述第一摻雜區431內具有第一類型離子；在所述第一柵極結構421另一側的鰭部401內形成第二摻雜區432，所述第二摻雜區432內具有第二類型離子。

本實施例中，所述靜電放電保護結構還包括有位于第一摻雜區431遠離第一柵極結構421一側的第二柵極結構422，因此，在所述第一柵極結構421另一側的鰭部401內形成第二摻雜區432的步驟包括：形成位于所述第二柵極結構422未設置有所述第一摻雜區431一側的第三摻雜區433，所述第三摻雜區433內具有第二類型離子。

所述第一摻雜區431、所述第二摻雜區432和第三摻雜區433用于形成二極管的p區和n區，因此所述第一類型離子與所述第二類型離子類型相反。具體的，本實施例中，所述第一摻雜區431為n型摻雜區，也就是說，所述第一類型離子為n型離子，包括磷離子或砷離子；所述第二摻雜區432和所述第三摻雜區433為p型摻雜區，也就是說，所述第二類型離子為p型離子，包括硼離子或銦離子。

所述第一摻雜區431形成步驟包括：采用離子注入工藝在所述鰭部401形成第一摻雜區131。本實施例中，形成所述第一摻雜區431的注入工藝參數包括：注入離子為p離子，注入能量在1kev到10kev范圍內，注入劑量在1.0e14atom/cm²到5.0e15atom/cm²范圍內。

所述第二摻雜區432和所述第三摻雜區433可以同時形成。具體的，所述第二摻雜區432和所述第三摻雜區433形成步驟包括：可以采用離子注入工藝在所述鰭部401內形成所述第二摻雜區432和所述第三摻雜區433。本實施例中，形成所述第二摻雜區432和所述第三摻雜區433的注入工藝參數包括：注入離子為bf2離子，注入能量在2kev到12kev范圍內，注入劑量在1.0e14atom/cm²到5.0e15atom/cm²范圍內。

參考圖7，形成位于所述第一摻雜區431表面的第一導電結構441以及位于所述第二摻雜區432表面的第二導電結構442，所述第一導電結構441用于輸入第一電壓信號，所述第二導電結構442用于輸入第二電壓信號，所述第二電壓信號大于所述第一電壓信號。

需要說明的是，在形成所述第一摻雜區431、第二摻雜區432以及第三摻雜區433之后，所述形成方法還包括：形成位于所述第一柵極結構和第二柵極結構上的介質層450，用于實現器件隔離。所述層間介質層450的材料可以是氧化硅、氮化硅、氮氧化硅、低k介質材料或超低k介質材料中的一種或多種組合，本發明對此不做任何限制。本實施例中，所述介質層材料為氧化物。可以通過化學氣相沉積、物理氣相沉積、原子層沉積或爐管等膜層形成方式形成所述層間介質層450，本發明對此不做任何限定。

本實施例中，所述鰭部401內還形成有位于第二柵極結構422未設置有所述第一摻雜區431一側的第三摻雜區433，因此所述形成方法還包括形成位于所述第三摻雜區433表面的第三導電結構443，所述第三導電結構443用于輸入第二電壓信號。

所述第一導電結構441用于與第一摻雜區431電連接；所述第二導電結構442用于與第二摻雜區432電連接；所述第三導電結構443用于與第三摻雜區433電連接。

本實施例中，所述第一導電結構441、第二導電結構442以及第三導電結構443橫跨所述鰭部401，且分別覆蓋所述第一摻雜區431、第二摻雜區432以及第三摻雜區433側壁和頂部的部分表面。

所述第一導電結構441、第二導電結構442以及第三導電結構443可以同時形成。具體的，形成所述第一導電結構441、第二導電結構442以及第三導電結構443的步驟包括：采用掩膜刻蝕的方式在所述介質層中形成溝槽；向所述溝槽內填充金屬材料以形成第一導電結構441、第二導電結構442以及第三導電結構443。

繼續參考圖7，形成位于所述第一柵極結構421上的第一散熱結構481，所述第一散熱結構481與所述第一柵極結構421相接觸。

本實施例中，所述形成方法還包括：形成位于所述第二柵極結構422上的第二散熱結構482，所述第二散熱結構482與所述第二柵極結構422相接觸。

所述第一散熱結構481和所述第二散熱結構482分布與所述第一柵極結構421和所述第二柵極結構422直接接觸，用于將鰭部401產生的熱量導出，從而改善了所述靜電放電保護結構的自發熱問題，提高了所述器件的穩定性。

具體的，所述第一散熱結構481包括：位于第一柵極結構421表面與所述第一柵極結構421相接觸的第一插塞461，以及位于所述第一插塞461上與所述第一插塞461相接觸的第一散熱層；所述第二散熱結構482包括：位于第二柵極結構422表面與所述第二柵極結構422相接觸的第二插塞462，以及位于所述第二插塞462上與所述第二插塞462相接觸的第二散熱層。

所述第一柵極結構421包括金屬材料的第一柵電極421a，所述第二柵極結構422包括金屬材料的第二柵電極422a。因此所述第一插塞461位于所述第一柵電極421a頂部表面，與所述第一柵電極421頂部相接觸；所述第二插塞462位于所述第二柵電極422a頂部表面，與所述第二柵電極422a頂部相接觸。

所述第一插塞461和第二插塞462的材料為金屬，具體包括鎢或鋁；所述第一散熱層和第二散熱層的材料也為金屬，具體包括鎢或鋁。采用金屬材料形成所述第一插塞和第二插塞的好處在于，金屬具有較高的導熱率，能夠 提高所述第一散熱結構和所述第二散熱結構的導熱效率。

需要說明的是，如果所述第一插塞461與所述第一柵極結構421的接觸面積太小，則無法實現有效提高熱量散逸的作用；如果所述第一插塞461與所述第一柵極結構421的接觸面積太大，則可能會影響所形成靜電放電保護結構的性能。因此本實施例中，所述第一插塞461在所述第一柵極結構421頂部表面的投影面積與所述第一柵極結構421頂部表面積的比值在1/3到1范圍內。

類似的，如果所述第二插塞462與所述第二柵極結構422的接觸面積太小，則無法實現有效提高熱量散逸的作用；如果所述第二插塞462與所述第二柵極結構422的接觸面積太大，則可能會影響所形成靜電放電保護結構的性能。因此本實施例中，所述第二插塞462在所述第二柵極結構422頂部表面的投影面積與所述第二柵極結構422頂部表面積的比值在1/3到1范圍內。

形成位于所述第一柵極結構421上的第一散熱結構481的步驟包括：形成位于第一柵極結構421表面與第一柵極結構421相接觸的第一插塞461；形成位于第一插塞461上與所述第一插塞461相接觸的第一散熱層。

形成位于所述第二柵極結構422上的第二散熱結構481的步驟包括：形成位于第二柵極結構422表面與第二柵極結構422相接觸的第二插塞462；形成位于第二插塞462上與所述第二插塞462相接觸的第二散熱層。

本實施例中，所述第一插塞461和第二插塞462可以同時形成，所述第一散熱層481和第二散熱層482可以同時形成。具體的，形成所述第一散熱結構481和所述第二散熱結構482的步驟包括：采用掩模刻蝕的方式在所述介質層450中形成接觸孔，所述接觸孔的底部露出所述第一柵極結構421和所述第二柵極結構422的頂部表面；向所述接觸孔中填充金屬材料，形成位于所述介質層450中與所述第一柵極結構421相連的第一插塞461，形成位于所述介質層450中與所述第二柵極結構422相連的第二插塞462；在所述介質層450表面形成導電材料層；刻蝕所述導電材料層，形成位于所述介質層450上與所述第一插塞461、第二插塞462以及第一導電結構441相連的導電層470。所以所述第一插塞461和所述導電層470用于構成所述第一散熱結構481； 所述第二插塞462和所述導電層470用于構成所述第二散熱結構482。

綜上，本發明通過在第一柵極結構上設置與第一柵極結構相接觸的第一散熱結構，將第一柵極結構上的熱量導出，能夠實現所述第一柵極結構的熱量通過所述散熱結構的熱傳導而散逸，緩解了所述靜電放電保護結構的自發熱問題，提高了靜電放電保護結構的性能。

雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。