高級金屬?氮化物?氧化物?硅多次可編程存儲器的制作方法

本公開一般涉及電子器件，并且更為具體但不排他地，涉及高級金屬-氮化物-氧化物-硅（MNOS）多次可編程（MTP）存儲器。

背景

隨機存取存儲器（RAM）是現代數字架構的無處不在的組件。RAM可以是自立器件，或者可被集成到使用RAM的設備中，諸如微處理器、微控制器、專用集成電路（ASIC）、片上系統（SoC）、以及其他類似設備。RAM可以是易失性或非易失性的。易失性RAM每當功率被移除時丟失其存儲的信息。非易失性RAM即使在功率被移除時也能維持其存儲器內容。盡管非易失性RAM具有優點，諸如在不施加功率的情況下保留所存儲的信息的能力，但常規的非易失性RAM具有比易失性RAM更慢的讀/寫時間并消耗更多的功率。

存在著對包括嵌入式非易失性存儲器（NVM）（例如，嵌入式閃存（eFlash）存儲器）的集成電路（諸如片上系統（SoC）處理器）的不斷增加的市場需求。嵌入式NVM存儲器可用于存儲復雜的特征豐富的軟件和固件達較長時間段，并且還提供對數據的快速編程和擦除。常規的嵌入式NVM是多次可編程（MTP）存儲器的類型的示例。

一種類型的常規NVM存儲器是具有65nm的特征尺寸的電荷捕獲硅-氧化物-氮化物-氧化物-硅（SONOS）晶體管。電荷捕獲SONOS晶體管通過在氮化物層捕獲電荷（即，“SONOS”中的“N層”）中來存儲數據。該技術要求制造多個掩模，這導致最終傳遞給消費者的高制造成本。常規的電荷捕獲SONOS晶體管技術還具有制造工藝限制，該制造工藝限制使特征尺寸減小的進步受限。例如，制造工藝限制（例如，柵極空間限制）防止使用20nm SoC和16nm FET的先進技術來制造常規的電荷捕獲SONOS晶體管技術。當前在不具有與開發和制造相關聯的過高成本的先進技術（諸如20nm SoC和16nm FET先進技術）中沒有MTP存儲器可用。

相應地，業界長期以來存在對常規方法和裝置有所改善的方法和裝置的需要，包括改善的方法和由此所提供的裝置。

概述

本概述提供本教義某些方面的基本理解。本概述并非詳細窮盡性的，且既不意圖標識所有關鍵特征，也不意圖限制權利要求的范圍。

提供了用于對雙柵場效應晶體管（2T場FET）金屬-氮化物-氧化物-硅（MNOS）多次可編程（MTP）存儲器進行編程的示例性方法和裝置。

一種示例性方法包括：偏置所述2T場FET MNOS MTP存儲器中的第一晶體管，以及偏置所述2T場FET MNOS MTP存儲器中的第二晶體管。對所述第一晶體管和所述第二晶體管的偏置由于Fowler–Nordheim隧穿而使電子存儲在所述2T場FET MNOS MTP存儲器的硅-氮化物-氧化物區中。

用于對雙柵場效應晶體管（2T場FET）金屬-氮化物-氧化物-硅（MNOS）多次可編程（MTP）存儲器進行編程的另一種示例性方法包括：偏置所述2T場FET MNOS MTP存儲器中的第一晶體管，以及偏置所述2T場FET MNOS MTP存儲器中的第二晶體管。對所述第一晶體管和所述第二晶體管的偏置由于載流子熱注入而使電子存儲在所述2T場FET MNOS MTP存儲器的硅-氮化物-氧化物區中。

在另一示例中，提供了一種包括高級金屬-氮化物-氧化物-硅（MNOS）多次可編程（MTP）存儲器的裝置。所述裝置包括雙柵場效應晶體管（2T場FET）金屬-氮化物-氧化物-硅（MNOS）多次可編程（MTP）存儲器。所述2T場FET MNOS MTP存儲器包括基板、形成在所述基板上的第一晶體管、形成在所述基板上的第二晶體管、以及層間電介質（ILD）氧化物區，所述ILD氧化物區形成在阱上并將所述第一晶體管和所述第二晶體管的對應柵極與所述阱分開。所述ILD氧化物區的一部分被配置為鰭。所述2T場FET MNOS MTP存儲器還包括控制柵極，所述控制柵極包括金屬部分。所述控制柵極形成在所述層間電介質（ILD）氧化物區的鰭形部分的一部分周圍并且基本上在第一編程線晶體管與第二編程線晶體管的對應柵極之間。所述2T場FET MNOS MTP存儲器還包括硅-氮化物-氧化物區，所述硅-氮化物-氧化物區形成在所述ILD氧化物區的所述鰭形部分上、在所述控制柵極的所述金屬部分與所述ILD氧化物區的所述鰭形部分之間。所述2T場FET MNOS MTP存儲器還可包括金屬環，所述金屬環被形成為基本上與所述ILD氧化物區垂直并將所述第一晶體管的柵極耦合到所述第二晶體管的柵極。所述2T場FET MNOS MTP存儲器可以是PMOS器件。所述2T場FET MNOS MTP存儲器可以是NMOS器件。所述裝置還可包括所述2T場FET MNOS MTP存儲器是其構成部分的以下各項中的至少一者：移動設備、基站、終端、機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數字助理（PDA）、固定位置數據單元和計算機。

所述裝置的至少一部分可被集成到半導體管芯上。此外，所述裝置的至少一部分可包括諸如移動設備、基站、機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數字助理（PDA）、固定位置數據單元、和/或計算機之類的設備，該裝置的另一部分是該設備的組成部分。

在進一步示例中，提供了包括存儲于其上的光刻設備可執行指令的非瞬態計算機可讀介質，所述指令被配置成使光刻設備將所述裝置的至少一部分制造為集成電路。

前述內容寬泛地勾勒出本教義的一些特征和技術優點以使詳細描述和附圖可以被更好地理解。在詳細描述中還描述了附加的特征和優點。本構思和所公開的實施例可容易地被用作修改或設計用于實施與本教義相同的目的的其他結構的基礎。此類等同構造并不脫離權利要求中所闡述的本教義的技術。作為這些教義的特性的發明性特征、連同進一步的目標和優點從詳細描述和附圖中被更好地理解。每一附圖僅出于解說和描述目的來提供，且并不限定本教義。

附圖簡述

給出了附圖以描述本教義的示例，并且附圖并不作為限定。

圖1描繪了示例性P-FET MNOS MTP器件和示例性N-FET MNOS MTP器件的示意圖。

圖2描繪了用于操作NMOS和PMOS MTP器件的示例性電壓。

圖3描繪了在使用溝道熱載流子注入進行編程期間的示例性NMOS MTP器件。

圖4描繪了在使用頂部電子Fowler–Nordheim隧穿進行編程期間的示例性NMOS MTP器件。

圖5描繪了在使用溝道電子Fowler–Nordheim隧穿進行擦除期間的示例性NMOS MTP器件。

圖6描繪了在使用溝道熱載流子注入進行擦除期間的示例性NMOS MTP器件。

圖7描繪了在使用體電子Fowler–Nordheim隧穿進行擦除期間的示例性NMOS MTP器件。

圖8描繪了在讀取期間的示例性已編程的NMOS MTP器件。

圖9描繪了在讀取期間的示例性未編程的NMOS MTP器件。

圖10描繪了NMOS MTP器件的示例性俯視圖。

圖11描繪了在使用溝道熱載流子注入進行編程期間的示例性PMOS MTP器件。

圖12描繪了在使用Fowler–Nordheim隧穿進行擦除期間的示例性PMOSMTP器件。

圖13描繪了在使用熱電子注入進行擦除期間的示例性PMOS MTP器件。

圖14描繪了在使用頂部電子Fowler–Nordheim隧穿進行擦除期間的示例性PMOS MTP器件。

圖15描繪了在讀取期間的示例性已編程的PMOS MTP器件。

圖16描繪了在讀取期間的示例性未編程的PMOS MTP器件。

圖17描繪了PMOS MTP器件的示例性俯視圖。

圖18描繪了具有控制柵極的PMOS MTP器件的示例性俯視圖，該控制柵極具有精確的深度。

圖19描繪了示例性通信系統。

圖20描繪了示例性接入點。

圖21描繪了示例性無線設備的功能框圖。

根據慣例，附圖中所描繪的特征可能并非按比例繪制。相應地，為了清楚起見，所描繪的特征的尺寸可能被任意放大或縮小。根據慣例，為了清楚起見，某些附圖被簡化。因此，附圖可能未繪制特定裝置或方法的所有組件。此外，類似附圖標記貫穿說明書和附圖標示類似特征。

詳細描述

引言

提供了一種高級金屬-氮化物-氧化物-硅（MNOS）多次可編程（MTP）存儲器。在一示例中，提供了一種裝置，該裝置包括雙柵場效應晶體管（2T場FET）金屬-氮化物-氧化物-硅（MNOS）多次可編程（MTP）存儲器。

本文中公開的示例性裝置和方法有利地解決了行業里長期以來的需求，以及其它先前未標識出的需求，并且緩解了常規方法和裝置的不足。例如，由本文中公開的裝置和方法提供的優點包括相對于常規設備在可縮放性、開發成本和制造成本方面的改善。其他優點包括改善的設備性能和設備的減小的功耗，包括由此提供的技術。

在本申請的文本和附圖中公開了示例性實施例。可以設計出替換實施例而不會脫離本發明的范圍。另外，當前教義的常規元素可能不被詳細描述、或者可能被省去以免湮沒當前教義的諸方面。

如本文中所使用的，術語“示例性”意指“用作示例、實例或解說”。描述為“示例性”的任何實施例不必被解釋為優于或勝過其他實施例。同樣，術語“本發明的實施例”并不要求本發明的所有實施例都包括所討論的特征、優點、或工作模式。術語“在一個示例中”、“示例”、“在一個特征中”和/或“特征”在本說明書中的使用并非必然引述相同特征和/或示例。此外，特定特征和/或結構可與一個或多個其它特征和/或結構組合。并且，由此描述的裝置的至少一部分可被配置成執行由此描述的方法的至少一部分。

應該注意，術語“連接”、“耦合”或其任何變體意指在元件之間的直接或間接的任何連接或耦合，且可涵蓋兩個元件之間中間元件的存在，這兩個元件經由該中間元件被“連接”或“耦合”在一起。元件之間的耦合和/或連接可為物理的、邏輯的、或其組合。如本文所采用的，元件可例如通過使用一條或多條導線、電纜、和/或印刷電氣連接以及通過使用電磁能量被“連接”或“耦合”在一起。電磁能量可具有在射頻區域、微波區域和/或光學（可見和不可見兩者）區域中的波長。這些是若干非限定和非窮盡性示例。

應該理解，術語“信號”可包括任何信號，諸如數據信號、音頻信號、視頻信號、多媒體信號、模擬信號、和/或數字信號。信息和信號能使用各種各樣的不同技藝和技術中的任一種來表示。例如，本說明書中描述的數據、指令、過程步驟、命令、信息、信號、位、和/或碼元可由電壓、電流、電磁波、磁場和/或磁粒子、光場和/或光粒子、和其任何組合來表示。

本文中使用諸如“第一”、“第二”等之類的指定對元素的任何引述并不限定那些元素的數量和/或次序。確切而言，這些指定用作區別兩個或更多個元素和/或元素實例的便捷方法。因此，對第一元素和第二元素的引述并不意味著僅能采用兩個元素，或者第一元素必須必然地位于第二元素之前。同樣，除非另外聲明，否則元素集合可包括一個或多個元素。另外，在說明書或權利要求中使用的“A、B、或C中的至少一者”形式的術語可被解讀為“A或B或C或這些元素的任何組合”。

本文所使用的術語僅出于描述特定實施例的目的，而并不旨在限定。如本文所使用的，單數形式的“一”、“某”和“該”旨在也包括復數形式，除非上下文另有明確指示。并且，術語“包括”、“具有”和“包含”在本文中使用時指明所陳述的特征、整數、步驟、操作、元素、和/或組件的存在，但并不排除一個或多個其他特征、整數、步驟、操作、元素、組件和/或其群組的存在和/或添加。

在本文中所使用的空間描述（例如，“頂”、“中間”、“底”、“左”、“中心”、“右”、“上”、“下”、“垂直”、“水平”，等等）僅僅用于解說目的而不是限定性描述符。藉此所述結構的實際實現在空間上可按提供藉此所述功能的任何取向來布置。此外，本文中在使用術語“毗鄰”以描述集成電路元件之間的空間關系時，毗鄰集成電路元件不需要直接物理接觸，并且其它集成電路元件可位于毗鄰集成電路元件之間。

所提供的裝置可以是電子設備的一部分和/或耦合至該電子設備，該電子設備諸如但不限于：移動設備、移動電話、無線設備、個人數據助理（PDA）、手持式計算機、便攜式計算機、GPS接收機、導航設備、相機、音頻播放器、攝錄像機、游戲控制臺、手表、時鐘、計算器、電視機、平板顯示器、計算機監視器、汽車顯示器（例如，里程表顯示器等）、駕駛座艙控件和/或顯示器、耦合至相機的顯示器（例如，車輛中的后視和/或側視相機）、電子相框、電子告示牌、電子標記、和/或投影儀。

所提供的裝置可以是“移動設備”的一部分和/或耦合至該“移動設備”，“移動設備”諸如但不限于：移動電話、移動通信設備、尋呼機、個人數字助理、個人信息管理器、移動手持式計算機、便攜式計算機、無線設備、無線調制解調器、具有存儲器的電子設備、和/或通常由個人攜帶并具有通信能力（例如，無線、蜂窩、紅外、短程無線電等）的其他類型的便攜式電子設備。并且，術語“用戶裝備”（UE）、“移動終端”、“移動設備”和“無線設備”可以是可互換的。

縮寫

提供以下頻繁使用的縮寫和首字母縮寫的列表以幫助理解本公開，并且這些縮寫不作為限定來提供。

2T場FET-雙柵場效應晶體管

BL-位線

CG-控制柵極

CT-觸點端子

CHE-溝道熱電子。溝道載流子由于柵極、漏極和源極之間的高電壓差而從源極行進到柵極氧化物和SiN分隔件而不是漏極的狀況。

FinFET-其中鰭形區域是升高的溝道的三柵場效應晶體管（FET）。柵極電極可被形成為使得該柵極電極毗鄰于鰭的三側。

FN-Fowler–Nordheim。在Fowler–Nordheim隧穿的一示例中，晶體固體（例如，金屬）在存在高電場的情況下發射電荷載流子（例如，電子）。

ILD氧化物-層間電介質氧化物，該層間電介質氧化物可用于使導電結構（諸如互連線）電氣地分開。

LDD-輕摻雜漏極。示例性的輕摻雜漏極是其中漏極區靠近溝道輕摻雜以減小熱電子效應的結構。

M0、M1-金屬層號0，金屬層號1，等等。

MNOS-金屬-氮化物-氧化物-硅

MTP-多次可編程存儲器（例如，非易失性存儲器）

NMOS-n型金屬-氧化物-半導體

nVT-正常閾值電壓（Vt）

PMOS-p型金屬-氧化物-半導體

PG1、PG2-編程柵極號1，編程柵極號2，等等。

SG-選擇柵極

SL-源線

SoC-片上系統

SONOS-硅-氧化物-氮化物-氧化物-硅

STI-淺溝槽隔離。淺溝槽隔離結構是減少毗鄰半導體結構之間的電荷載流子漏泄的器件特征。

ULVT-超低閾值電壓（Vt）

V0、V1-垂直互連通路（即，通孔）層號

Vt-閾值電壓

WL-字線

附圖描述

圖1描繪了示例性P-FET MNOS MTP器件100和示例性N-FET MNOS MTP器件150的示意圖。關于N-FET MNOS MTP器件150的結構和操作的細節可在圖1-10和19-21中找到。關于P-FET MNOS MTP器件100的結構和操作的細節可在圖1和11-21中找到。N-FET MNOS MTP器件150和P-FET MNOS MTP器件100可以是平面MOS器件或FinFET器件。示例性P-FET MNOS MTP器件100和示例性N-FET MNOS MTP器件150具有低于浮柵MTP器件的編程和擦除電壓。

P-FET MNOS MTP器件100具有第一晶體管105、第二晶體管110和第三晶體管115，第一晶體管105是P-FET MNOS晶體管，第二晶體管110是氮化硅（SiN）/氧化物場晶體管，第三晶體管115是P-FET MNOS晶體管。第一晶體管105的源極是源線（SL）120，并且第一晶體管105的柵極是第一編程柵極（PG1）125。PG1 125也是字線（WL），并且可用于器件選擇、編程和擦除。第一晶體管105耦合到第二晶體管110，并且可以是常規Vt器件。

第二晶體管110電氣地位于第一晶體管105與第三晶體管115之間，并且可以是基本上零Vt器件。第二晶體管110具有SiN蓋和SiN分隔件，該SiN蓋和SiN分隔件可用于在沒有電壓施加于P-FET MNOS MTP器件100的端子的情況下存儲電荷載流子。當SiN蓋和/或SiN分隔件存儲電荷載流子或不存儲電荷載流子時，P-FET MNOS MTP器件100可在這些狀態中的一個狀態中表示邏輯“0”，并且在另一狀態中表示邏輯“1”，由此允許P-FET MNOS MTP器件100被用作MTP存儲器元件。第二晶體管的柵極是可用于器件編程和擦除的控制柵極（CG）130。

第三晶體管115是P-FET MNOS晶體管，并且可以是常規Vt器件。第三晶體管115耦合到第二晶體管110，并且第三晶體管115的柵極是耦合到PG1 125的第二編程柵極（PG2）135。PG2 135也是WL。第三晶體管115的漏極是位線（BL）140。

N-FET MNOS MTP器件150具有第四晶體管155、第五晶體管160和第六晶體管165，第四晶體管155是N-FET MNOS晶體管，第五晶體管160是SiN/氧化物場晶體管，第六晶體管165是N-FET MNOS晶體管。第四晶體管155的漏極是選擇線（SL）170，并且第四晶體管155的柵極是第一編程柵極（PG1）175。PG1 175也是字線（WL）。第四晶體管155耦合到第五晶體管160。

第五晶體管160電氣地位于第四晶體管155與第六晶體管165之間。第五晶體管160具有SiN蓋和SiN分隔件，該SiN蓋和SiN分隔件可用于在沒有電壓施加于N-FET MNOS MTP器件150的端子的情況下存儲電荷載流子。當SiN蓋和/或SiN分隔件存儲電荷載流子或不存儲電荷載流子時，N-FET MNOS MTP器件150可在這些狀態中的一個狀態中表示邏輯“0”，并且在另一狀態中表示邏輯“1”，由此允許N-FET MNOS MTP器件150被用作MTP存儲器元件。第五晶體管的柵極是控制柵極（CG）180。

第六晶體管165是N-FET MNOS晶體管。第六晶體管165耦合到第二晶體管110，并且第六晶體管165的柵極是耦合到PG1 175的第二編程柵極（PG2）185。PG2 185也是WL。第六晶體管165的源極是位線（BL）190。

圖2描繪了施加于NMOS MTP器件（例如，N-FET MNOS MTP器件150）和PMOS MTP器件（例如，P-FET MNOS MTP器件100）的端子以操作對應的MTP器件的示例性電壓。所描繪的電壓是示例性的，并且本領域技術人員使用本公開能夠設計NMOS器件（例如，N-FET MNOS MTP器件150）和/或PMOS MTP器件（例如，P-FET MNOS MTP器件100）以使用除圖2中所描繪的那些電壓以外的電壓來操作。

在圖2中，示例性電壓（例如，相對于接地）被描述為施加于各端子，諸如源線（SL）（例如，SL 120和/或SL 170）、第一編程柵極（PG1）（例如，PG1 125和/或PG1 175）、控制柵極（CG）（例如，CG 130和/或CG 180）、第二編程柵極（PG2）（例如，PG2 135和/或PG2 185）、位線（BL）（例如，BL 140和/或BL 190）、以及對應的P阱或N阱。這些電壓的施加選擇要對NMOS MTP器件和/或PMOS MTP器件執行的功能。可能的功能包括選擇和不選擇：編程、擦除和讀取對應的MTP器件。關于編程、擦除和讀取功能的進一步細節在圖3-18中提供。

圖3描繪了在使用溝道熱載流子注入進行編程（300）期間的N-FET MNOS MTP器件150，并且提供了關于N-FET MNOS MTP器件150的示例性結構的進一步細節。

N-FET MNOS MTP器件150包括第一層302，第一層302包括：具有P阱304的基板；在P阱304的任一側上的第一和第二淺溝槽隔離（STI）結構305A、305B；毗鄰于P阱304并且是SL 170的N+漏極擴散306；自N+漏極擴散306的N+漏極延伸308；毗鄰于P阱304并且是BL 190的N+源極擴散310；以及自N+源極擴散310的N+源極延伸312。虛線表示耗盡區314的基本邊界。可使用暈狀注入來限定N-FET MNOS MTP器件150中耗盡區的邊界。

N-FET MNOS MTP器件150的第二層316包括絕緣層間電介質氧化物（ILD）部分318，SL 170的第一觸點端子（CT）320A和BL 190的第二CT 320B穿過該部分318。ILD氧化物部分318的一部分可被配置為鰭。第二層316還包括三個金屬柵極－PG1柵極320、CG柵極322和PG2柵極324，這些柵極由SiN分隔件326A-D分開并毗鄰于SiN分隔件326A-D。ILD氧化物部分318將PG1柵極320、CG柵極322以及PG2柵極324與P阱304分開。CG柵極322可被形成為毗鄰于ILD氧化物區318的鰭形部分。

SiN蓋328形成在ILD氧化物部分318、SiN分隔件326A-D、三個金屬柵極（PG1柵極320、CG柵極322和PG2柵極324）上，并且毗鄰于金屬線332A-332C和金屬線330A-332B、330B，金屬線332A-332C分別耦合到第一CT 320A、第二CT 320B，金屬線330A-332B、330B耦合到PG1柵極320、CG柵極322和PG2柵極324。SiN蓋328可形成在層間電介質（ILD）氧化物部分318的鰭形部分上。SiN分隔件部分326和/或SiN蓋328可被用作電荷載流子存儲層。50埃厚的氧化物部分可以能夠存儲電荷載流子達大約10年。PG1柵極320、CG柵極322和PG2柵極324的低讀取電壓要求也使得所公開的器件能夠存儲電荷載流子達大約10年。可使用刷新和自動電路修復技術來增加所公開的器件的數據保留歷時。

金屬線332A-332C和金屬線330A-330B可任選地耦合到對應的垂直互連通路（“通孔0”）334A-E和/或金屬線336A-E的附加層（M1）。

在使用溝道熱載流子注入（CHE）對N-FET MNOS MTP器件150進行編程300期間，所施加的DC電壓可以是：

V_SL=+3.5V

V_PG1=+3.5V

V_CG=+5V

V_PG2=+3.5V

V_BL=0V

V_阱（即，VB）=0V

作為該偏置的結果，溝道338由于V_SL>V_BL、V_PG1>V_BL并且V_PG2>V_BL而從N+漏極擴散306向N+源極延伸312延伸。然而，V_CG>V_SL并且V_CG>V_PG1，因此，從N+漏極擴散306和SL 170、N+漏極延伸308和溝道338汲取負電荷載流子340（即，電子）通過SiN分隔件326B-326C和SiN蓋328去往CG金屬柵極322。當移除所施加的電壓時，負電荷載流子340維持存儲在SiN分隔件326B-326C和SiN蓋328中，并且N-FET MNOS MTP器件150被編程。

圖4描繪了在使用頂部電子Fowler–Nordheim隧穿進行編程（400）期間的N-FET MNOS MTP器件150。在使用頂部電子Fowler–Nordheim隧穿進行編程期間，所施加的AC電壓可以是：

V_SL=0V

V_PG1=0V

V_CG=+5V

V_PG2=0V

V_BL=0V

V_阱（即，VB）=0V

作為該偏置的結果，V_CG>>>V_PG1并且V_CG>>>V_PG2，而V_SL=V_PG1并且V_PG2=V_BL。由于PG1金屬柵極320與CG柵極322之間、以及PG2金屬柵極324與CG柵極322之間的高電場，發生Fowler–Nordheim隧穿，并且從耦合到PG1柵極320和PG2柵極324的金屬線330A-330B發射負電荷載流子402。汲取負電荷載流子402通過SiN分隔件326B-326C和SiN蓋328去往CG柵極322。當移除所施加的電壓時，負電荷載流子402保持存儲在SiN分隔件326B-326C和SiN蓋328中，并且N-FET MNOS MTP器件150由此被編程。

圖5描繪了在使用溝道電子Fowler–Nordheim隧穿進行擦除（500）期間的N-FET MNOS MTP器件150。在使用溝道電子Fowler–Nordheim隧穿進行擦除期間，所施加的AC電壓可以是：

V_SL=0V

V_PG1=+3.5V

V_CG=+5V

V_PG2=+3.5V

V_BL=0V

V_阱（即，VB）=0V

作為該偏置的結果，由于V_CG>V_PG1>V_SL并且V_CG>V_PG2>V_BL，溝道502從N+漏極擴散306向N+源極延伸312延伸，并且在N+漏極擴散306和N+漏極延伸308周圍以及在N+源極擴散310和N+源極延伸312周圍創建耗盡區504A-504B。由于V_CG與V_SL之間以及V_CG與V_BL之間的高電場，發生Fowler–Nordheim隧穿，并且從SiN分隔件326B-326C和SiN蓋328汲取負電荷載流子506。汲取負電荷載流子506去往被耦合到CG柵極322的金屬線332B。當移除所施加的電壓時，負電荷載流子506不再保持存儲在SiN分隔件326B-326C和SiN蓋328中，并且由此使用溝道電子Fowler–Nordheim隧穿對N-FET MNOS MTP器件150進行擦除。

圖6描繪了在使用源極和漏極側熱載流子注入進行擦除（600）期間的N-FET MNOS MTP器件150。在使用熱載流子注入（HCE）對N-FET MNOS MTP器件150進行擦除期間，所施加的AC電壓可以是：

V_SL=+5V

V_PG1=0V

V_CG=-5V

V_PG2=0V

V_BL=+5V

V_阱（即，VB）=0V

作為該偏置的結果，由于V_SL>>>V_PG1>>>V_CG并且V_BL>>>V_PG2>>>V_CG，在N+漏極擴散306和N+漏極延伸308周圍以及在N+源極擴散310和N+源極延伸312周圍創建耗盡區602A-602B。因此，從耗盡區602A-602B汲取正電荷載流子604（即，熱空穴）通過SiN分隔件326B-326C和SiN蓋328去往CG柵極322。正電荷載流子604與SiN分隔件326A-326B和SiN蓋328中所存儲的負電荷載流子606（即，從導電帶返回到價電子帶的電子）組合，以移除存儲在SiN分隔件326A-326B和SiN蓋328中的負電荷載流子。當移除所施加的電壓時，負電荷載流子606不再保持存儲在SiN分隔件326A-326B和SiN蓋328中，并且由此使用熱空穴載流子注入對N-FET MNOS MTP器件150進行擦除。

圖7描繪了在使用體電子Fowler–Nordheim隧穿進行擦除（700）期間的N-FET MNOS MTP器件150。在使用體電子Fowler–Nordheim隧穿進行擦除期間，所施加的AC電壓可以是：

V_SL=+5V

V_PG1=0V

V_CG=-5V

V_PG2=0V

V_BL=+5V

V_阱（即，VB）=+5V

作為該偏置的結果，V_SL>>>V_PG1>>>V_CG并且V_BL>>>V_PG2>>>V_CG。此外，V_阱>>>V_CG。由于P阱304與CG柵極322之間的高電場，發生Fowler–Nordheim隧穿，并且從P阱304發射正電荷載流子702。汲取正電荷載流子702去往被耦合到CG柵極322的金屬線332B，并去往SiN分隔件326B-326C和SiN蓋328。正電荷載流子702與來自SiN分隔件326B-326C和SiN蓋328的所存儲的負電荷載流子704（即，從導電帶返回到價電子帶的電子）組合，以移除存儲在SiN分隔件326B-326C和SiN蓋328中的負電荷載流子704。當移除所施加的電壓時，負電荷載流子704不再保持存儲在SiN分隔件326B-326C和SiN蓋328中，并且由此使用體電子Fowler–Nordheim隧穿對N-FET MNOS MTP器件150進行擦除。

圖8描繪了當N-FET MNOS MTP器件150已編程時讀取該N-FET MNOS MTP器件150。在N-FET MNOS MTP器件150已編程時讀取該器件（800）期間，所施加的AC電壓可以是：

V_SL=0V

V_PG1=+0.7V

V_CG=+1.8V

V_PG2=+0.7V

V_BL=+1V

V_阱（即，VB）=0V

作為該偏置的結果，V_CG>V_PG1>V_SL并且V_CG>V_PG2<V_BL。在N+漏極擴散306和N+漏極延伸308周圍創建耗盡區802；并且由于存儲在SiN分隔件326B-326C和SiN蓋328中的負電荷載流子808，在PG1柵極320與CG柵極322之間的區域中、以及在CG柵極322與PG2柵極324之間的區域中創建溝道耗盡區804、806。由于溝道耗盡區804、806，僅有小的讀取電流流經溝道，由此指示負電荷載流子存儲在SiN分隔件326B-326C和SiN蓋328中。N-FET MNOS MTP器件150由此被讀取。

圖9描繪了當N-FET MNOS MTP器件150未編程時（900）的N-FET MNOS MTP器件150。在N-FET MNOS MTP器件150未編程時讀取該器件期間，所施加的AC電壓可以是：

V_SL=0V

V_PG1=+0.7V

V_CG=+1.8V

V_PG2=+0.7V

V_BL=+1V

V_阱（即，VB）=0V

作為該偏置的結果，V_CG>V_PG1>V_SL并且V_CG>V_PG2<V_BL。在N+漏極擴散306和N+漏極延伸308周圍創建耗盡區902，并且創建從N+漏極擴散306向N+源極延伸312延伸的反型未斷開溝道904。不同于圖8中的狀況，由于SiN分隔件326B-326C和SiN蓋328中沒有負電荷載流子，反型未斷開溝道904未被耗盡。由于溝道未斷開，大的讀取電流流經溝道，由此指示沒有負電荷載流子存儲在SiN分隔件326B-326C和SiN蓋328中。N-FET MNOS MTP器件150由此被讀取。

圖10描繪了N-FET MNOS MTP器件150的示例性俯視圖1000。示出了P阱304、N+漏極擴散306、PG1金屬柵極320、CG柵極322、PG2金屬柵極324和N+源極擴散310的相對位置。還示出了SiN蓋328，其被示出為金屬環1002，金屬環1002被配置成隔離SiN蓋328并將PG1金屬柵極320耦合到PG2金屬柵極324。

圖11描繪了在使用溝道熱載流子注入進行編程期間的P-FET MNOS MTP器件100，并且提供了關于P-FET MNOS MTP器件100的示例性結構的進一步細節。

P-FET MNOS MTP器件100包括第一層1102，第一層1102包括：具有N阱1106的P基板1104；在N阱1106的任一側上的第一和第二淺溝槽隔離（STI）結構1108A-1108B；毗鄰于N阱1106并且是SL 120的P+源極擴散1110；自P+源極擴散1110的P+源極延伸1112；毗鄰于N阱1106并且是BL 140的P+漏極擴散1114；以及自P+漏極擴散1114的P+漏極延伸1116。虛線表示耗盡區1118的基本邊界。可使用暈狀注入來限定P-FET MNOS MTP器件100中耗盡區的邊界。

P-FET MNOS MTP器件100的第二層1120包括絕緣層間電介質氧化物（ILD）部分1122，SL 120的第一觸點端子（CT）1124和BL 140的第二CT 1126穿過該部分1122。ILD氧化物部分1122的一部分可被配置為鰭。第二層1120還包括三個金屬柵極－PG1柵極1128、CG柵極1130和PG2柵極1132，這些柵極由SiN分隔件1134A-D分開并毗鄰于SiN分隔件1134A-D。ILD氧化物部分1122將PG1柵極1128、CG柵極1130和PG2柵極1132與N阱1106分開。CG柵極1130可形成在ILD氧化物區1122的鰭形部分周圍。

SiN蓋1136形成在ILD氧化物部分1122、SiN分隔件1134B-1134C、三個金屬柵極（PG1柵極1128、CG柵極1130和PG2柵極1132）上，并且毗鄰于金屬線1138A-1138B和金屬線1140A-1140C，金屬線1138A-1138B分別耦合到第一CT 1124、第二CT 1126，金屬線1140A-1140C耦合到PG1柵極1128、CG柵極1130和PG2柵極1132。SiN蓋1136可形成在層間電介質（ILD）氧化物部分1122的鰭形部分上。SiN分隔件部分1134和/或SiN蓋1136可被用作電荷載流子存儲層。

耦合到PG1柵極1128、CG柵極1130和PG2柵極1132的金屬線1140A-1140C可任選地耦合到對應的垂直互連通路（“通孔0”）1142A-1142E和/或金屬線1144A-E的附加層（M1）。

在使用溝道熱載流子注入（CHE）對P-FET MNOS MTP器件100進行編程1100期間，所施加的AC電壓可以是：

V_SL=0V

V_PG1=0V

V_CG=0V

V_PG2=0V

V_BL=+3.5V

V_阱（即，VB）=+3.5V

作為該偏置的結果，溝道1146由于V_BL>V_SL而從P+漏極擴散1110向P+漏極延伸1116延伸。此外，V_阱>V_CG，因此，從P溝道和P+源極擴散1100、P+源極延伸1112以及溝道1146汲取正電荷載流子1148（即，熱空穴）通過SiN分隔件1134B-1134C和SiN蓋1136去往CG柵極1130。當移除所施加的電壓時，正電荷載流子1148保持存儲在SiN分隔件1134B-1134C和SiN蓋1136中，并且P-FET MNOS MTP器件100被編程。

圖12描繪了在使用Fowler–Nordheim隧穿進行擦除（1200）期間的P-FET MNOS MTP器件100。在使用溝道電子Fowler–Nordheim隧穿進行擦除期間，所施加的AC電壓可以是：

V_SL=0V

V_PG1=0V

V_CG=+5V

V_PG2=0V

V_BL=0V

V_阱（即，VB）=0V

作為該偏置的結果，V_CG>>>V_阱。由于V_SL=V_PG1=V_PG2=V_BL=0V，沒有形成溝道。然而，由于V_CG與V_阱之間的高電場，發生Fowler–Nordheim隧穿，并且從N阱1106汲取負電荷載流子1202到SiN分隔件1134B-1134C和SiN蓋1136。汲取負電荷載流子1202去往被耦合到CG柵極1130的金屬線1140B，并且與存儲在SiN分隔件1134B-1134C和SiN蓋1136中的正電荷載流子1204（即，空穴）組合。當移除所施加的電壓時，正電荷載流子1204不再保持存儲在SiN分隔件1134B-1134C和SiN蓋1136中，并且由此使用溝道電子Fowler–Nordheim隧穿對P-FET MNOS MTP器件100進行擦除。

圖13描繪了在使用熱電子注入進行擦除（1300）期間的P-FET MNOS MTP器件100。在使用熱電子注入對P-FET MNOS MTP器件100進行擦除期間，所施加的DC電壓可以是：

V_SL=-5V

V_PG1=0V

V_CG=+5V

V_PG2=0V

V_BL=-5V

V_阱（即，VB）=0V

作為該偏置的結果，由于V_SL<<<V_PG1<<<V_CG并且V_BL<<<V_PG2<<<V_CG，在P+漏極擴散1110和P+源極延伸1112周圍以及在P+漏極擴散1114和P+漏極延伸1116周圍創建耗盡區1302A-1302B。因此，從耗盡區1302A-1302B汲取負電荷載流子1304（即，電子）通過SiN分隔件1134B-1134C和SiN蓋1136去往CG柵極1130。負電荷載流子1304與SiN分隔件1134B-1134C和SiN蓋1136中所存儲的正電荷載流子1306（即，從導電帶返回到價電子帶的電子）組合，以移除存儲在SiN分隔件1134B-1134C和SiN蓋1136中的正電荷載流子1306。當移除所施加的電壓時，正電荷載流子1306不再保持存儲在SiN分隔件1134B-1134C和SiN蓋1136中，并且由此使用溝道熱電子注入對P-FET MNOS MTP器件100進行擦除。

圖14描繪了在使用頂部電子Fowler–Nordheim隧穿進行擦除（1400）期間的P-FET MNOS MTP器件100。在使用頂部電子Fowler–Nordheim隧穿進行擦除期間，所施加的AC電壓可以是：

V_SL=0V

V_PG1=0V

V_CG=+5V

V_PG2=0V

V_BL=0V

V_阱（即，VB）=+1.8V

作為該偏置的結果，V_SL=V_PG1<<<V_CG并且V_BL=V_PG2<<<V_CG。此外，V_阱<<<V_CG。由于CG柵極1130與PG1金屬柵極1128之間的高電場、以及CG柵極1130與PG2金屬柵極1132之間的高電場，發生Fowler–Nordheim隧穿，并且從耦合到PG1金屬柵極1128的金屬線1140A發射負電荷載流子1402，并且從耦合到PG2金屬柵極1132的金屬線1140C發射負電荷載流子1402。汲取負電荷載流子1402去往SiN分隔件1134B-1134C和SiN蓋1136。負電荷載流子1402與來自SiN分隔件1134B-1134C和SiN蓋1136的所存儲的正電荷載流子1404（即，從導電帶返回到價電子帶的電子）組合，以移除存儲在SiN分隔件1134B-1134C和SiN蓋1136中的正電荷載流子1404。當移除所施加的電壓時，正電荷載流子1404不再保持存儲在SiN分隔件1134B-1134C和SiN蓋1136中，并且由此使用頂部電子Fowler–Nordheim隧穿對P-FET MNOS MTP器件100進行擦除。

圖15描繪了在已編程狀態中的P-FET MNOS MTP器件100。在P-FET MNOS MTP器件100已編程時讀取該器件（1500）期間，所施加的AC電壓可以是：

V_SL=0V

V_PG1=0V

V_CG=0V

V_PG2=0V

V_BL=+1V

V_阱（即，VB）=+1.8V

作為該偏置的結果，V_CG=V_PG1=V_PG2=V_SL、V_阱>V_SL、V_阱>V_PG1、V_阱>V_CG并且V_阱>V_BL。在P+源極擴散1110和P+源極延伸1112周圍創建耗盡區1502；并且由于存儲在SiN分隔件1134B-1134C和SiN蓋1136中的正電荷載流子1506，在PG1柵極1128與CG柵極1130之間的區域中、以及在CG柵極1130與PG2柵極1132之間的區域中創建溝道耗盡區1504A-1504B。由于溝道耗盡區1504A-1504B，僅有小的讀取電流流經溝道，由此指示正電荷載流子1506存儲在SiN分隔件1134B-1134C和SiN蓋1136中。P-FET MNOS MTP器件100由此被讀取。

圖16描繪了在未編程狀態中的P-FET MNOS MTP器件100。在P-FET MNOS MTP器件100未編程時讀取該器件（1600）期間，所施加的AC電壓可以是：

V_SL=0V

V_PG1=0V

V_CG=0V

V_PG2=0V

V_BL=+1V

V_阱（即，VB）=+1.8V

作為該偏置的結果，V_阱>V_BL>VSL=VPG1=V_CG=V_PG2。在P+源極擴散1110和P+源極延伸1112周圍創建耗盡區1602，并且創建從P+源極擴散1110向P+漏極延伸1116延伸的未斷開溝道1604。不同于圖15中的狀況，由于SiN分隔件1134B-1134C和SiN蓋1136中沒有正電荷載流子，未斷開溝道1604未被耗盡。由于未斷開溝道1604是未斷開的，大的讀取電流流經未斷開溝道1604，由此指示沒有正電荷載流子存儲在SiN分隔件1134B-1134C和SiN蓋1136中。P-FET MNOS MTP器件100由此被讀取。

圖17描繪了P-FET MNOS MTP器件100的示例性俯視圖1700。示出了N阱1106、P+源極擴散1110、PG1金屬柵極1128、CG柵極1130、PG2金屬柵極1132和P+漏極擴散1114的相對位置。還示出了SiN蓋1136，其被示出為金屬環1702，金屬環1702被配置成隔離SiN蓋1136并將PG1金屬柵極1128耦合到PG2金屬柵極1132。

圖18描繪了具有控制柵極的P-FET MNOS MTP器件100的示例性俯視圖1800，該控制柵極具有精確的深度。如果需要提高SiN/氧化物選擇性，則可通過在形成CG柵極1130期間添加附加的掩模、附加的沉積步驟以及附加的蝕刻步驟以精確地控制CG柵極1130的深度，來將CG柵極1130形成為更精確的深度。

圖19描繪了其中可有利地采用本公開的實施例的示例性通信系統1900。出于解說目的，圖19示出了三個遠程單元1905、1915和1925以及兩個基站1920A-B。通信系統1900可具有更多或更少的遠程單元以及更多或更少的基站。遠程單元1905、1915和1925包括在本文中進一步討論的本公開的實施例1910A-C的至少一部分。圖19還示出了從基站1920A-B到遠程單元1905、1915和1925的前向鏈路信號1930，以及從遠程單元1905、1915和1925到基站1920A-B的反向鏈路信號1935。

在圖19中，遠程單元1905被示為移動電話，遠程單元1915被示為便攜式計算機，且遠程單元1925被示為無線本地環路系統中的固定位置遠程單元。在各示例中，遠程單元1915可以是移動設備、移動電話、手持式個人通信系統（PCS）單元、便攜式數據單元（諸如個人數據助理）、啟用GPS的設備、導航設備、機頂盒、音樂播放器、移動設備、視頻播放器、娛樂單元、或者存儲或檢索數據或計算機指令的任何其他設備，或其任何組合。盡管圖19描繪了根據本公開的教導的遠程單元，但本公開并不限于這些示例性遠程單元。可以在包括MARM存儲器的任何設備中合適地采用本公開的實施例。

圖20描繪了示例性接入點（AP）2000。接入點2000例如可以是基站1920A-B中的任何基站。如圖所示，接入點2000包括執行用于與一個或多個移動設備（例如，用戶設備2005A-B）通信的各種操作的TX數據處理器2010、碼元調制器2020、發射機單元（TMTR）2030、一個或多個天線（例如，天線2040A-B）、接收機單元（RCVR）2050、碼元解調器2060、RX數據處理器2070、以及配置信息處理器2080。接入點2000還可包括一個或多個控制器和/或處理器（以單數被解說為控制器/處理器2085）以及被配置成存儲相關數據或指令的存儲器2090。這些單元可經由總線2095一起根據用于通信的一種或多種恰適的無線電技術來執行處理以及針對接入點2000的其它功能。示例性P-FET MNOS MTP器件100和/或示例性N-FET MNOS MTP器件150可以是接入點2000內、和/或耦合至接入點2000的一部分（諸如TX數據處理器2010、碼元調制器2020、發射機單元（TMTR）2030、接收機單元（RCVR）2050、碼元解調器2060、RX數據處理器2070、和/或配置信息處理器2080和/或控制器/處理器2085）的電路的一部分。在一示例中，基站1920A-B和/或接入點2000中的任何一者被配置成執行由此描述的方法的至少一部分。

接入點2000可提供無線局域網（WLAN）空中接口（例如，根據IEEE802.11x協議）、和/或蜂窩空中接口（例如，根據LTE協議）。接入點2000可與用戶設備（例如，用戶設備2005A-B）通信，并且用戶設備（例如，用戶設備2005A-B）可與接入點2000通信。一般而言，接入點2000可在無線頻譜的無執照部分（諸如，工業、科學和醫療（ISM）無線電頻帶）上提供空中接口（例如，根據IEEE 802.11x協議），和/或可在無線頻帶被保留用于蜂窩通信的有執照部分上提供空中接口（例如，根據LTE協議）。接入點2000還可被配置成在無線頻譜的無執照部分上提供蜂窩（例如，LTE）連通性。這種類型的無執照蜂窩操作可包括在無線頻譜的有執照部分（例如，LTE補充下行鏈路（SDL））中操作的錨定有執照載波和無線頻譜的無執照部分（例如，LTE-無執照）的使用，或者可以是在不使用錨定有執照載波的情況下操作的自立配置（例如，LTE自立）。

圖21解說了可在通信系統1900內采用的無線設備2100（例如，移動設備）中利用的各種組件。無線設備2100是可被配置成包括本文中描述的裝置的設備的示例。無線設備2100例如可以是三個遠程單元1905、1915和1925中的任何遠程單元。無線設備2100可以是移動設備，諸如用戶設備（例如，用戶設備2005A-B）。

無線設備2100可包括控制無線設備2100的操作的處理器2105。處理器2105也可被稱為中央處理單元（CPU）。可包括只讀存儲器（ROM）和隨機存取存儲器（RAM）（例如，P-FET MNOS MTP器件100和/或示例性N-FET MNOS MTP器件150）兩者的存儲器2110向處理器2105提供指令和數據。存儲器2110的一部分還可包括非易失性隨機存取存儲器（NVRAM）。處理器2105基于存儲器2110內存儲的程序指令來執行邏輯和算術運算。存儲器2110中的指令可以是可執行的以實現本文所描述的方法。

處理器2105可包括用一個或多個處理器實現的處理系統或者可以是其組件。這一個或多個處理器可用微處理器、微控制器、數字信號處理器（DSP）、現場可編程門陣列（FPGA）、可編程邏輯器件（PLD）、控制器、狀態機、門控邏輯、分立硬件組件、專用硬件有限狀態機、和/或能演算和/或操縱信息的任何其他合適實體來實現。

處理系統還可包括存儲軟件的非瞬態機器可讀介質。軟件可意指任何類型的指令，無論其被稱作軟件、固件、中間件、微代碼、硬件描述語言、和/或其他。指令可包括代碼（例如，呈源代碼格式、二進制代碼格式、可執行代碼格式、或任何其他合適的代碼格式）。這些指令在由該一個或多個處理器執行時可將該處理器（例如，處理器2105）變換成使該處理器執行本文中描述的功能的專用處理器。

無線設備2100還可包括外殼2115，發射機2120和接收機2125，以允許在無線設備2100與遠程位置之間進行數據的傳送和接收。發射機2120和接收機2125可被組合成收發機2130。天線2135可被附連至外殼2115并且電耦合至收發機2130。無線設備2100還可包括（未示出）多個發射機、多個接收機、多個收發機、和/或多個天線。

無線設備2100可進一步包括配置成處理數據的數字信號處理器（DSP）2140。無線設備2100還可進一步包括用戶接口2145。用戶接口2145可包括按鍵板、話筒、揚聲器、和/或顯示器。用戶接口2145可包括向無線設備2100的用戶傳達信息和/或從該用戶接收輸入的任何元件和/或組件。

無線設備2100的各種組件可由總線系統2150耦合在一起。總線系統2150可包括例如數據總線，以及除了數據總線之外還有電源總線、控制信號總線、和/或狀態信號總線。本領域技術人員將領會，無線設備2100的組件可使用其他某種機制被耦合在一起以彼此接受或提供輸入。

示例性P-FET MNOS MTP器件100和/或示例性N-FET MNOS MTP器件150可以是無線設備2100內、和/或耦合至無線設備2100的一部分（諸如，處理器2105、存儲器2110、發射機2120、接收機2125、和/或DSP 2140）的電路的一部分。在一示例中，基站1920A-B和/或無線設備2100中的任何一者被配置成執行由此描述的方法的至少一部分。

盡管圖21中解說了數個分開的組件，但本領域技術人員將認識到，這些組件中的一個或多個組件可被組合或者共同地實現。例如，處理器2105可被用于不僅實現以上關于處理器2105所描述的功能性，而且還實現以上關于DSP2140所描述的功能性。此外，圖21中解說的每個組件可使用多個分開的元件來實現。

此外，本領域技術人員將領會，結合本文中所公開的實施例描述的各種解說性邏輯塊、模塊、電路、和算法步驟可被實現為電子硬件、計算機軟件、或兩者的組合。為清楚地解說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬件還是軟件取決于具體應用和施加于整體系統的設計約束。技術人員對于每種特定應用可用不同的方式來實現所描述的功能性，但此類實現決策不應被解讀成導致脫離了本發明的范圍。

在一些方面，能在能夠通過共享可用系統資源（例如，通過指定帶寬、發射功率、編碼、交織等中的一者或多者）來支持與多個用戶通信的多址系統中采用本文中的教導。例如，本文中的教導能應用于以下技術中的任何一個技術或其組合：碼分多址（CDMA）系統、多載波CDMA（MCCDMA）、寬帶CDMA（W-CDMA）、高速分組接入（HSPA、HSPA+）系統、時分多址（TDMA）系統、頻分多址（FDMA）系統、單載波FDMA（SC-FDMA）系統、正交頻分多址（OFDMA）系統、或者其他多址技術。采用本文中的教導的無線通信系統能被設計成實現一種或多種標準，諸如IS-95、cdma2000、IS-856、W-CDMA、TDSCDMA、以及其他標準。CDMA網絡能實現諸如通用地面無線電接入（UTRA）、cdma2000、或其他某種技術的無線電技術。UTRA包括W-CDMA和低碼片率（LCR）。cdma2000技術涵蓋IS-2000、IS-95和IS-856標準。TDMA網絡能實現諸如全球移動通信系統（GSM）等無線電技術。OFDMA網絡可以實現諸如演進型UTRA（E-UTRA）、IEEE 802.11、IEEE 802.16、IEEE 802.20、Flash-OFDM RTM等的無線電技術。UTRA、E-UTRA和GSM是通用移動電信系統（UMTS）的一部分。本文中的教導能在3GPP長期演進（LTE）系統、超移動寬帶（UMB）系統和其他類型的系統中實現。LTE是使用E-UTRA的UMTS版本。UTRA、E-UTRA、GSM、UMTS和LTE在來自名為“第3代伙伴項目”（3GPP）的組織的文獻中描述，而cdma2000在來自名為“第3代伙伴項目2”（3GPP2）的組織的文獻中描述。盡管本公開的某些方面能用3GPP術語來描述，但是應當理解，本文中的教導能應用于3GPP（例如，Re199、Re15、Re16、Re17）技術以及3GPP2（例如，1xRTT，1xEV-DO Rel0、RevA、RevB）技術和其他技術。這些技術能在新興和未來的網絡和接口中使用，包括長期演進（LTE）。

結合本文中所公開的實施例描述的方法、序列和/或算法中的至少一部分可直接在硬件中、在由處理器執行的軟件中、或者在這兩者的組合中體現。在一示例中，處理器包括多個分立的硬件組件。軟件模塊可駐留在RAM存儲器、閃存、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移動盤、CD-ROM、和/或本領域中所知的任何其他形式的存儲介質中。示例性存儲介質（例如，存儲器）可被耦合至處理器以使得該處理器能從/向該存儲介質讀寫信息。在替換方案中，存儲介質可以與處理器整合。

此外，許多實施例是根據將由例如計算設備的元件執行的動作序列來描述的。本文中描述的動作能由專用電路（例如，專用集成電路（ASIC））、由正被一個或多個處理器執行的程序指令、或由這兩者的組合來執行。另外，本文描述的動作序列可被認為是完全體現在任何形式的計算機可讀存儲介質內，其內存儲有一經執行就將使相關聯的處理器（諸如，專用處理器）執行本文中描述的功能的至少一部分的相應計算機指令集。因此，本發明的各種方面可以用數種不同形式來體現，所有這些形式都已被構想落在所要求保護的主題內容的范圍內。另外，對于本文中所描述的每個實施例，任何此類實施例的相應電路可在本文中被描述為例如“被配置成執行所描述的動作的邏輯”。

本發明的實施例可包括實施本文描述的方法的計算機可讀介質。相應地，本發明并不限于所解說的示例且任何用于執行本文所描述的功能的手段均被包括在本發明的實施例中。

所公開的設備和方法可被設計并且可被配置在以圖形數據庫系統2（GDSII）兼容格式、開放藝術系統交換標準（OASIS）兼容格式、和/或GERBER（例如，RS-274D、RS-274X等）兼容格式的計算機可執行文件中，該計算機可執行文件存儲在非瞬態（即，非瞬時）計算機可讀介質上。該文件可被提供給制造處理者，制造處理者用光刻設備基于該文件來制造集成器件。可使用沉積技術（諸如物理氣相沉積（PVD，例如，濺鍍）、等離子體增強型化學氣相沉積（PECVD）、熱化學氣相沉積（熱CVD）、和/或旋涂等）來執行對材料的沉積以形成本文所描述的結構的至少一部分。可使用蝕刻技術（諸如等離子蝕刻）來執行對材料的沉積以形成本文所描述的結構的至少一部分。在一示例中，集成器件在半導體晶片上。半導體晶片可被切割為半導體管芯并被封裝在半導體芯片中。可在本文中描述的設備（例如，移動設備）中采用半導體芯片。

本申請中已描述或解說描繪的任何內容都不旨在指定任何組件、步驟、特征、對象、益處、優點、或等同物奉獻給公眾，無論這些組件、步驟、特征、對象、益處、優點或等同物是否記載在權利要求中。

盡管本公開描述了本發明的示例性實施例，但是應當注意到，在其中可作出各種變更和修改而不會脫離如所附權利要求定義的本發明的范圍。