具有傾斜底部電極的電阻式存儲器單元的制作方法

本發明涉及具有傾斜底部電極的電阻式存儲器單元，例如導電橋接隨機存取存儲器(CBRAM)或電阻式隨機存取存儲器(ReRAM)單元。

背景技術：

電阻式存儲器單元(例如導電橋接存儲器(CBRAM)及電阻式RAM(ReRAM)單元)是提供優于常規快閃存儲器單元的尺度及成本的新型非易失性存儲器單元。CBRAM是基于固體電解質內的離子的物理再定位。CBRAM存儲器單元可由兩個固體金屬電極制成，一個固體金屬電極相對惰性(例如鎢)，另一固體金屬電極具電化學活性(例如銀或銅)，由非傳導材料的薄層或薄膜使所述兩個固體金屬電極彼此分離。所述CBRAM單元通過橫跨所述非傳導膜施加偏壓電壓而產生橫跨所述非傳導膜的可編程傳導纖絲。所述傳導纖絲可由單一或極少納米級離子形成。所述非傳導膜可稱為電解質，因為其提供通過氧化/還原過程而橫跨所述膜使所述傳導纖絲蔓延，非常類似于電池。在ReRAM單元中，通過在絕緣體中建立空位鏈而發生傳導。所述傳導纖絲/空位鏈的產生建立接通狀態(所述電極之間的高傳導)，同時(例如)通過施加與焦耳加熱電流相同的極性或以較小電流施加相反極性而溶解所述傳導纖絲/空位鏈，以使所述電解質/絕緣體恢復到其非傳導切斷狀態。在本發明中，為簡單起見，CBRAM單元的電解質膜、層或區域及ReRAM單元的絕緣體膜、層或區域兩者均稱為“電解質”。

已證實，各種材料可用于電阻式存儲器單元中的電解質及電極兩者。一個實例是基于Cu/SiOx的單元，其中Cu是活性金屬-源電極且SiOx是電解質。

電阻式存儲器單元面臨的一個常見問題是接通狀態保持，即，使傳導路徑(纖絲或空位鏈)尤其在存儲器部件通常可承受的高溫(例如85℃/125℃)處穩定的能力。

圖1展示具有布置于底部電極12(例如鎢)上的頂部電極10(例如銅)的常規CBRAM單元1A，其中電解質或中間電極14(例如SiO₂)布置于頂部電極與底部電極之間。當將偏壓電壓施加于單元1A時，傳導纖絲18通過電解質14而從底部電極12蔓延到頂部電極10。此結構具有各種潛在限制或缺點。例如，用于纖絲形成的有效橫截面區域(其可稱為“局限區”或指示為A_FF的“纖絲形成區域”)相對較大且不受限，以使纖絲形成區域易受非本質缺陷影響。此外，多纖絲根部形成很可能歸因于可導致較弱(不穩健)纖絲的相對較大區域。一般來說，纖絲形成區域A_FF的直徑或寬度(由“x”指示)與從底部電極12到頂部電極10的纖絲蔓延距離(在此情況中為電解質14的厚度，由“y”指示)之間的比率越大，多根部纖絲形成的概率就越大。此外，大電解質區域包圍纖絲，其提供纖絲的擴散路徑且因此可提供較差的保持性。因此，限制其中形成傳導路徑的電解質材料的體積可提供歸因于空間局限的更穩健纖絲。可通過減少底部電極12與電解質14之間的接觸區域而限制其中形成傳導路徑的電解質材料的體積。

如本文中所使用，“傳導路徑”是指傳導纖絲(例如，在CBRAM單元中)、空位鏈(例如，在基于氧空位的ReRAM單元中)或任何其它類型的傳導路徑(其通常通過布置于電極之間的電解質層或區域而連接非易失性存儲器單元的電極)。如本文中所使用，“電解質層”或“電解質區域”是指傳導路徑通過其而蔓延的底部電極與頂部電極之間的電解質/絕緣體/存儲器層或區域。

圖2展示CBRAM單元形成的某些原理。傳導路徑18可橫向地形成及生長，或分支化成多個平行路徑。此外，傳導路徑的位置可隨著每一編程/擦除循環而改變。此可促成邊際切換性能、可變性、高溫保持問題及/或切換持久性。圖中已展示限制切換體積有益于操作。這些原理適用于ReRAM單元及CBRAM單元。采用這些技術的關鍵障礙是切換一致性。

圖3A及3B展示CBRAM單元(例如，其具有1T1R架構)的實例已知底部電極配置1B的示意圖及電子顯微鏡圖像。在此實例中，底部電極12是圓柱形通孔，例如具有Ti/TiN襯里的鎢填充通孔。頂部接觸件及/或陽極20可連接到頂部電極10，如圖中所展示。底部電極12可提供(例如)約30,000平方納米的相對較大纖絲形成區域A_FF，其可導致上文所討論的問題或缺點中的一或多者。

技術實現要素：

一些實施例提供電阻式存儲器單元(例如CBRAM或ReRAM單元)及形成此類電阻式存儲器單元的方法，所述電阻式存儲器單元具有由界定指向上尖端(取決于實施例，其可為點、邊緣或表面)的一或多個傾斜表面形成的底部電極。所述底部電極可具有界定指向上尖端的任何形狀。例如，所述底部電極可具有：長棱柱形狀，其具有橫跨一或多個底部電極連接件而延伸的三角形橫截面；或凹碗形狀，其界定指向上環形尖端邊緣；或指向上角錐形形狀。

當將電壓偏壓施加于此電阻式存儲器單元時，所述底部電極的所述指向上尖端可比已知單元中的底部電極的指向上尖端更精確地聚焦電場，其可提供更一致的纖絲形成，因此(例如)與某些常規設計相比，改良了編程電壓及單元可預測性的一致性。

根據一個實施例，一種形成電阻式存儲器單元的方法包括：形成多個底部電極連接件；將底部電極層沉積于所述底部電極連接件上；執行第一蝕刻以移除所述底部電極層的部分，使得所述剩余底部電極層界定至少一個傾斜表面；使氧化層形成于所述剩余底部電極層的每一傾斜表面上；對所述剩余底部電極層及每一傾斜表面上的所述氧化層執行第二蝕刻以界定每一底部電極連接件上方的至少一個指向上底部電極區域，每一指向上底部電極區域界定底部電極尖端；及使電解質區域及頂部電極形成于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間。

根據另一實施例，一種電阻式存儲器單元包括：多個底部電極連接件；至少一個底部電極區域，其形成于所述底部電極連接件上且傳導性地耦合到所述底部電極連接件，每一底部電極區域具有至少一個傾斜側壁且界定指向上尖端；電解質區域及頂部電極，其位于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間；及頂部電極連接件，其傳導性地耦合到每一頂部電極。

根據另一實施例，一種形成電阻式存儲器單元的方法包括：形成多個底部電極連接件；將底部電極層沉積于所述底部電極連接件上；執行蝕刻以移除所述底部電極層的部分，以使至少一個指向上底部電極區域形成于所述底部電極連接件上方，每一指向上底部電極區域界定底部電極尖端；及使電解質區域及頂部電極形成于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間。

根據另一實施例，一種電阻式存儲器單元包括：多個底部電極連接件；至少一個底部電極區域，其形成于所述底部電極連接件上且傳導性地耦合到所述底部電極連接件，每一底部電極區域具有至少兩個傾斜側壁且界定指向上尖端；電解質區域及頂部電極，其位于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間；及頂部電極連接件，其傳導性地耦合到每一頂部電極。

附圖說明

下文參考圖式來討論實例實施例，其中：

圖1展示實例常規CBRAM單元；

圖2展示CBRAM單元形成的某些原理；

圖3A及3B展示實例已知CBRAM單元配置的示意圖及電子顯微鏡圖像；

圖4A1到4N2說明根據本發明的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)(其包含具有界定尖銳上邊緣的傾斜表面的底部電極)的實例方法；

圖5A1到5N2說明根據本發明的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)(其包含界定環形尖銳上邊緣的傾斜環形底部電極)的另一實例方法；

圖6A1到6L2說明根據本發明的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)(其包含具有界定尖銳上邊緣的一對傾斜側壁的底部電極)的另一實例方法；

圖7A1到7K2說明根據本發明的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)(其包含具有在指向上尖端處匯合的四個傾斜側面的角錐形底部電極)的另一實例方法；及

圖8A到8C說明根據本發明的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)(其包含具有在指向上尖端處匯合的三個傾斜側面的角錐形底部電極)的另一實例方法。

具體實施方式

如上文所討論，本發明的實施例可提供電阻式存儲器單元(例如CBRAM或ReRAM單元)及形成此類電阻式存儲器單元的方法，所述電阻式存儲器單元具有由界定指向上尖端的一或多個傾斜表面形成的底部電極，例如三角形底部電極、具有環形尖端邊緣的凹碗形底部電極、或角錐形底部電極。在操作中，所述底部電極的所述指向上尖端可聚焦電場且提供減少的纖絲形成區域A_FF，其可提供更一致的纖絲形成，因此(例如)與某些常規設計相比，改良了編程電壓及單元可預測性的一致性。

圖4A1到4N2說明根據本發明的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)(其包含具有界定尖銳上邊緣的傾斜表面的底部電極)的實例方法。

如圖4A1(橫截面側視圖)及圖4A2(俯視圖)中所展示，底部電極連接器102的陣列形成于襯底100中。可以任何適合方式(例如，使用常規半導體制造技術)形成底部電極連接器102及襯底100，且底部電極連接器102及襯底100可由任何適合材料形成。例如，襯底100可由絕緣體(例如SiO₂)形成，且每一底部電極連接器102可具有由銅(Cu)或其它傳導材料形成的導體區域104，及由鎢(W)或其它適合材料形成的連接區域106。在此實例中，每一底部電極連接器102形成有圓形通孔型形狀。然而，每一底部電極連接器102可形成有任何其它適合形狀(例如細長線或細長矩形形狀、正方形形狀等等)。

接著，如圖4B1(橫截面側視圖)及圖4B2(俯視圖)中所展示，底部電極(或陰極)層110及硬掩模112沉積或形成于襯底100及底部電極連接器102上。底部電極層110可包括(多種)任何適合傳導材料(例如多晶硅、摻雜多晶硅、非晶硅、摻雜非晶硅或任何其它適合材料)，且可以任何適合方式沉積或形成底部電極層110。硬掩模層112可由任何適合材料(例如SiN、SiON或其它電介質材料)形成，且可以此項技術中已知的任何適合方式沉積或形成硬掩模層112。

接著，如圖4C1(橫截面側視圖)及圖4C2(俯視圖)中所展示，使用任何適合光刻技術，(例如)通過使光阻層116形成及圖案化于硬掩模112上而圖案化硬掩模112。如所展示，使用暴露下伏硬掩模112的特定區域的開口118來圖案化光致抗蝕劑層116。在此實施例中，開口118形成為在下伏底部電極連接器102的行之間或在下伏底部電極連接器102的行旁邊延伸的細長溝槽，如圖4C2中所展示。然而，開口118可替代地形成有任何其它形狀(例如圓形通孔型開口)，及/或可以一對一方式(與所說明的一對多布置相反)與下伏底部電極連接器102對應。此外，在所說明的實施例中，開口118經定位成使得每一下伏底部電極連接器102具有覆于所述底部電極連接器102上的單一對應開口壁120，其中根據下列過程步驟，底部電極連接器102的單一對應開口壁120對形成于所述底部電極連接器102上的單一傾斜底部電極側壁提供基礎。特定地說，開口壁120A覆于底部電極連接器102A上，開口壁120B覆于底部電極連接器102B上，且開口壁120C覆于底部電極連接器102C上。在其它實施例中，開口118經塑形及/或經定位成使得多個開口壁120覆于每一底部電極連接器102上，例如，使得多個傾斜底部電極側壁可形成于每一底部電極連接器102上。

接著，如圖4D1(橫截面側視圖)及圖4D2(俯視圖)中所展示，蝕刻過程及剝離/移除過程經執行以將光致抗蝕劑圖案轉移到硬掩模112中且移除剩余的光致抗蝕劑，由此形成具有開口124的陣列的圖案化硬掩模112。

接著，可使用任何適合各向同性蝕刻過程通過經圖案化硬掩模112中的開口124而蝕刻底部電極層110。圖4E1到4G2說明蝕刻過程的進程，特定地說，展示沿蝕刻進程的三個不同時間點處的結構的“快照”。因此，圖4E1及4E2展示蝕刻期間的第一時刻處的快照；圖4F1及4F2展示蝕刻期間的第二時刻處的快照；及圖4G1及4G2展示蝕刻完成時或蝕刻完成之后的快照。如這些圖中所展示，蝕刻過程可繼續從底部電極層110移除材料，直到底部電極層110的剩余部分界定每一底部電極連接器102上方的傾斜側壁表面130為止。在一些實施例中，蝕刻過程可使底部電極層110分離成離散底部電極層區域，例如圖4G1及4G2中所展示的區域110A及110B。

接著，如圖4H1(橫截面側視圖)及圖4H2(俯視圖)中所展示，使用任何適合過程來氧化底部電極層區域110A及110B的暴露傾斜側壁表面130，以使氧化層134形成于每一傾斜區域130上。

接著，如圖4I1(橫截面側視圖)及圖4I2(俯視圖)中所展示，使用任何適合過程(例如，通過蝕刻或剝離)來移除硬掩模112。

接著，如圖4J1(橫截面側視圖)及圖4J2(俯視圖)中所展示，蝕刻底部電極層區域110A及110B，其利用氧化區域作為硬掩模以阻止蝕刻氧化區域下方的底部電極。接著，移除氧化層134，由此形成各自具有界定傾斜側壁表面142及尖端144的指向上區域的離散底部電極140。可在兩個步驟(例如，使用保留氧化層134的高度選擇性蝕刻，且接著在后一步驟中緩慢地移除氧化層134)中執行蝕刻及氧化物移除過程，或替代地，可在單一步驟(例如，使用略微較高的氧化物蝕刻速率，其移除氧化層134及底部電極層材料的部分)中執行蝕刻及氧化物移除過程。

接著，如圖4K1(橫截面側視圖)及圖4K2(俯視圖)中所展示，絕緣體或電解質層150及頂部電極(陽極)層152形成于堆疊上，且特定地說，形成于每一底部電極140上。電解質層150可包括(多種)任何適合電介質型或憶阻型材料，例如SiO_x(例如SiO₂)、GeS、CuS、TaO_x、TiO₂、Ge₂Sb₂Te₅、GdO、HfO、CuO、Al₂O₃或任何其它適合材料。頂部電極層152可包括(多種)任何適合傳導材料(例如Ag、Al、Cu、Ta、TaN、Ti、TiN、W或任何其它適合材料)，且可以任何適合方式沉積或形成頂部電極層152。

接著，如圖4L1(橫截面側視圖)及圖4L2(俯視圖)中所展示，使用任何適合光刻技術，通過使光致抗蝕劑層160形成及圖案化于頂部電極層152上而圖案化電解質層150及頂部電極層152。如圖中所展示，使用暴露頂部電極層152的特定區域的開口162來圖案化光致抗蝕劑層160。在此實施例中，開口162形成為底部電極140的相鄰行之間的細長溝槽，如圖4L2中所展示。然而，可以任何其它適合方式圖案化光致抗蝕劑層160。例如，光致抗蝕劑層160可經圖案化，使得離散光致抗蝕劑區域余留于每一底部電極140上(而非跨越多個底部電極140，如圖4L2中所展示)。

接著，如圖4M1(橫截面側視圖)及圖4M2(俯視圖)中所展示，蝕刻過程及剝離/移除過程經執行以將光致抗蝕劑圖案轉移到電解質層150及頂部電極層152中且移除剩余的光致抗蝕劑，由此將電解質層150及頂部電極層152分成離散電解質區域170及對應頂部電極172。如圖4M2中所展示，每一電解質區域170/頂部電極172形成跨越多個底部電極140的行。

接著，如圖4N1(橫截面側視圖)及圖4N2(俯視圖)中所展示，可使用任何適合技術來使頂部電極互連件180形成于沉積于堆疊上的絕緣體材料182中。絕緣體材料182可包括任何適合絕緣體(例如SiO₂)，其可為或可不為與襯底100相同的材料。頂部電極互連件180可由任何適合導體(例如Cu)形成，且可形成于相對于頂部電極172的任何適合位置處。在所說明的實例中，如圖4N2中所展示，在每一列的端處，頂部電極互連件180形成于每一細長頂部電極172上(即，連接可為周期性的而非遍及每一位單元)。

以此方式，形成電阻式存儲器單元的陣列，其中底部電極140具有界定傾斜側壁142及尖端144的指向上區域。在操作中，從每一相應底部電極140的傳導纖絲蔓延實質上受限于尖端144，因為電場自然地集中于具有最小曲率半徑的點、邊緣或表面處。因此，尖端144越尖銳，纖絲產生的電場就越集中，且有效纖絲形成區域A_FF因此越小。因此，尖端形底部電極140可提供實質上比常規底部電極結構少的有效纖絲形成區域A_FF。

圖5A1到5N2說明根據本發明的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)(其包含界定環形尖銳上邊緣的傾斜環形底部電極)的實例方法。

如圖5A1(橫截面側視圖)及圖5A2(俯視圖)中所展示，底部電極連接器202的陣列形成于襯底200中。可以任何適合方式(例如，使用常規半導體制造技術)形成底部電極連接器202及襯底200，且底部電極連接器202及襯底200可由任何適合材料形成。例如，襯底200可由絕緣體(例如SiO₂)形成，且每一底部電極連接器202可具有由銅(Cu)或其它傳導材料形成的導體區域204，及由鎢(W)或其它適合材料形成的連接區域206。在此實例中，每一底部電極連接器202形成有圓形通孔型形狀。然而，每一底部電極連接器202可形成有任何其它適合形狀(例如細長線或細長矩形形狀、正方形形狀等等)。

接著，如圖5B1(橫截面側視圖)及圖5B2(俯視圖)中所展示，底部電極(或陰極)層210及硬掩模212沉積或形成于襯底200及底部電極連接器202上。底部電極層210可包括(多種)任何適合傳導材料(例如多晶硅、摻雜多晶硅、非晶硅、摻雜非晶硅或任何其它適合材料)，且可以任何適合方式沉積或形成底部電極層210。硬掩模層212可由任何適合材料(例如SiN、SiON或其它電介質材料)形成，且可以此項技術中已知的任何適合方式沉積或形成硬掩模層212。

接著，如圖5C1(橫截面側視圖)及圖5C2(俯視圖)中所展示，使用任何適合光刻技術，(例如)通過使光致抗蝕劑層216形成及圖案化于硬掩模212上而圖案化硬掩模212。如圖中所展示，使用暴露下伏硬掩模212的特定區域的開口218來圖案化光致抗蝕劑層216。在此實施例中，開口218形成為每一底部電極連接器202上的圓形開口，其中每一圓形開口218的周長小于相應底部電極連接器202的周長且每一圓形開口218的周長在相應底部電極連接器202的周長內同心對準，如圖5C2中所展示。在其它實施例中，圓形開口218可以重疊方式相對于其相應底部電極連接器202對準，如從俯視圖所觀看。

接著，如圖5D1(橫截面側視圖)及圖5D2(俯視圖)中所展示，蝕刻經執行以將光致抗蝕劑圖案轉移到硬掩模212中，由此形成具有開口224的陣列的圖案化硬掩模212。接著，如圖5E1(橫截面側視圖)及圖5E2(俯視圖)中所展示，(例如)通過剝離或其它適合過程而移除剩余的光致抗蝕劑。

接著，可使用任何適合各向同性蝕刻過程通過經圖案化硬掩模212中的開口224而蝕刻底部電極層210。圖5F1及5F2說明蝕刻過程期間的一時刻處的結構的快照，且圖5G1及5G2展示蝕刻完成時或蝕刻完成之后的快照。如這些圖中所展示，蝕刻過程可從底部電極層210移除材料，直到底部電極層210的剩余部分界定每一底部電極連接器202上方的具有傾斜U形(在橫截面側視圖中)、環形(在俯視圖中)側壁230的凹碗形結構為止。在一些實施例中，蝕刻過程可完全蝕刻穿過底部電極層210而向下到底部電極連接區域206以暴露連接區域206的頂面區域(例如，在蝕刻區域的底部中心處)。在其它實施例中，蝕刻過程可不完全延伸穿過底部電極層210，使得底部電極材料210的部分余留于連接區域206的頂面上(甚至在蝕刻區域的底部中心處)。

接著，如圖5H1(橫截面側視圖)及圖5H2(俯視圖)中所展示，使用任何適合過程來氧化界定于底部電極層210中的暴露傾斜U形(側視圖)、環形(俯視圖)側壁230，以使氧化層234形成于每一傾斜區域230上。

接著，如圖5I1(橫截面側視圖)及圖5I2(俯視圖)中所展示，使用任何適合過程(例如，通過蝕刻或剝離)來移除硬掩模212。

接著，如圖5J1(橫截面側視圖)及圖5J2(俯視圖)中所展示，蝕刻剩余底部電極層210，其利用氧化區域作為硬掩模以阻止蝕刻氧化區域下方的底部電極。且移除氧化層234，由此使離散底部電極240形成于每一底部電極連接件206上。如圖中所展示，每一底部電極240包括具有傾斜U形(橫截面側視圖)、環形(在俯視圖中)側壁表面242及指向上環形尖端244的凹碗形結構。可在兩個步驟(例如，使用保留氧化層234的高度選擇性蝕刻，且接著在后一步驟中緩慢地移除氧化層234)中執行蝕刻及氧化物移除過程，或替代地，可在單一步驟(例如，使用略微較高的氧化物蝕刻速率，其移除氧化層234及底部電極層材料的部分)中執行蝕刻及氧化物移除過程。

在一些實施例中，每一底部電極240可具有暴露下伏連接區域206的頂面區域的中央開口。在其它實施例中，底部電極材料210的部分余留于連接區域206的頂面上(甚至在碗形結構的底部中心處)，使得下伏連接區域206的頂面不通過底部電極240的中心而暴露。

接著，如圖5K1(橫截面側視圖)及圖5K2(俯視圖)中所展示，絕緣體或電解質層250及頂部電極(陽極)層252形成于堆疊上，且特定地說，形成于每一底部電極240上。電解質層250可包括(多種)任何適合電介質型或憶阻型材料，例如SiO_x(例如SiO₂)、GeS、CuS、TaO_x、TiO₂、Ge₂Sb₂Te₅、GdO、HfO、CuO、Al₂O₃或任何其它適合材料。頂部電極層252可包括(多種)任何適合傳導材料(例如Ag、Al、Cu、Ta、TaN、Ti、TiN、W或任何其它適合材料)，且可以任何適合方式沉積或形成頂部電極層252。

接著，電解質層250及頂部電極層252經圖案化及蝕刻以將電解質層250及頂部電極層252分成各自覆蓋一或多個底部電極202的離散電解質270/頂部電極272區域。在圖5L1(橫截面側視圖)及圖5L2(俯視圖)所展示的實例中，電解質層250及頂部電極層252經圖案化及蝕刻，以使離散電解質270/頂部電極272區域形成于每一個別底部電極202上。(在圖5N1及圖5N2(如下文所討論)所展示的替代實施例中，電解質層250及頂部電極層252經圖案化及蝕刻以形成各自跨越一行多個底部電極202的細長電解質270/頂部電極272區域)。

接著，如圖5M1(橫截面側視圖)及圖5M2(俯視圖)中所展示，可使用任何適合技術來使頂部電極互連件280形成于沉積于堆疊上的絕緣體材料282中。絕緣體材料282可包括任何適合絕緣體(例如SiO₂)，其可為或可不為與襯底200相同的材料。頂部電極互連件280可由任何適合導體(例如Cu)形成，且可形成于相對于頂部電極272的任何適合位置處。在此實例實施例中，如圖5M2中所展示，離散頂部電極互連件280形成于每一頂部電極272上。

圖5N1(橫截面側視圖)及圖5N2(俯視圖)說明替代實施例，其中電解質層250及頂部電極層252形成為各自跨越一行多個底部電極202的細長電解質270/頂部電極272區域。在每一列的端處，頂部電極互連件280形成于每一細長頂部電極272上且連接到每一細長頂部電極272(即，連接可為周期性的而非遍及每一位單元)，如圖5N2中所展示。

以圖5A1到5N2中所展示的方式，形成電阻式存儲器單元的陣列，其中每一底部電極240具有界定指向上環形尖端244的凹碗形結構。在操作中，從每一相應底部電極240的傳導纖絲蔓延實質上受限于環形尖端244，因為電場自然地集中于具有最小曲率半徑的點、邊緣或表面處。因此，環形尖端244越尖銳，纖絲產生的電場就越集中，且有效纖絲形成區域A_FF因此越小。因此，每一底部電極240的環形尖端可提供實質上比常規底部電極結構少的有效纖絲形成區域A_FF。

圖6A1到6L2說明根據本發明的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)(其包含具有界定尖銳上邊緣的一對傾斜側壁的底部電極)的實例方法。

如圖6A1(橫截面側視圖)及圖6A2(俯視圖)中所展示，底部電極連接器302的陣列形成于襯底300中。可以任何適合方式(例如，使用常規半導體制造技術)形成底部電極連接器302及襯底300，且底部電極連接器302及襯底300可由任何適合材料形成。例如，襯底300可由絕緣體(例如SiO₂)形成，且每一底部電極連接器302可具有由銅(Cu)或其它傳導材料形成的導體區域304，及由鎢(W)或其它適合材料形成的連接區域306。在此實例中，每一底部電極連接器302形成有圓形通孔型形狀。然而，每一底部電極連接器302可形成有任何其它適合形狀(例如細長線或細長矩形形狀、正方形形狀等等)。

接著，如圖6B1(橫截面側視圖)及圖6B2(俯視圖)中所展示，底部電極(或陰極)層310及硬掩模312沉積或形成于襯底300及底部電極連接器302上。底部電極層310可包括(多種)任何適合傳導材料(例如多晶硅、摻雜多晶硅、非晶硅、摻雜非晶硅或任何其它適合材料)，且可以任何適合方式沉積或形成底部電極層310。硬掩模層312可由任何適合材料(例如SiN、SiON或其它電介質材料)形成，且可以此項技術中已知的任何適合方式沉積或形成硬掩模層312。

接著，如圖6C1(橫截面側視圖)及圖6C2(俯視圖)中所展示，使用任何適合光刻技術，(例如)通過使光致抗蝕劑層316形成及圖案化于硬掩模312上而圖案化硬掩模312。如圖中所展示，使用暴露下伏硬掩模312的特定區域的開口318來圖案化光致抗蝕劑層316。在此實施例中，開口318形成為在下伏底部電極連接器302的相鄰行之間延伸的細長溝槽，如圖6C2中所展示。然而，開口318可替代地形成有任何其它形狀(例如圓形通孔型開口)，及/或可以一對一方式(與所說明的一對多布置相反)與下伏底部電極連接器302對應。

接著，如圖6D1(橫截面側視圖)及圖6D2(俯視圖)中所展示，蝕刻過程及剝離/移除過程經執行以將光致抗蝕劑圖案轉移到硬掩模312中且移除剩余的光致抗蝕劑，由此形成具有開口324的陣列的圖案化硬掩模312。

接著，可使用任何適合各向同性蝕刻過程通過經圖案化硬掩模312中的開口324而蝕刻底部電極層310。圖6E1到6G2說明蝕刻過程的進程，特定地說，展示沿蝕刻進程的三個不同時間點處的結構的“快照”。因此，圖6E1及6E2展示蝕刻期間的第一時刻處的快照；圖6F1及6F2展示蝕刻期間的第二時刻處的快照；及圖6G1及6G2展示蝕刻完成時或蝕刻完成之后的快照。如這些圖中所展示，蝕刻過程可從底部電極層310移除材料，直到底部電極層310的剩余部分界定底部電極連接器302的相應行上方的細長底部電極區域310A、310B及310C為止，每一底部電極區域310A、310B及310C具有在指向上邊緣尖端332處匯合的一對傾斜側壁330，因此界定三角形橫截面形狀。如本文中所使用，三角形意味著具有三個邊，其中每一邊可為線性的或可為非線性的(例如曲線的、不規則的或另外非線性的)。

接著，如圖6H1(橫截面側視圖)及圖6H2(俯視圖)中所展示，使用任何適合過程(例如，通過蝕刻或剝離)來移除硬掩模312以留下一系列底部電極340(其對應于底部電極區域310A、310B及310C)。

接著，如圖6I1(橫截面側視圖)及圖6I2(俯視圖)中所展示，絕緣體或電解質層350及頂部電極(陽極)層352形成于堆疊上，且特定地說，形成于每一底部電極340上。電解質層350可包括(多種)任何適合電介質型或憶阻型材料，例如SiO_x(例如SiO₂)、GeS、CuS、TaO_x、TiO₂、Ge₂Sb₂Te₅、GdO、HfO、CuO、Al₂O₃或任何其它適合材料。頂部電極層352可包括(多種)任何適合傳導材料(例如Ag、Al、Cu、Ta、TaN、Ti、TiN、W或任何其它適合材料)，且可以任何適合方式沉積或形成頂部電極層352。

接著，如圖6J1(橫截面側視圖)及圖6J2(俯視圖)中所展示，使用任何適合光刻技術，通過使光致抗蝕劑層360形成及圖案化于頂部電極層352上而圖案化電解質層350及頂部電極層352。如圖中所展示，使用暴露頂部電極層352的特定區域的開口362來圖案化光致抗蝕劑層360。在此實施例中，開口362形成為底部電極340的相鄰行之間的細長溝槽，如圖6J2中所展示。然而，可以任何其它適合方式圖案化光致抗蝕劑層360。例如，光致抗蝕劑層360可經圖案化以使得離散光致抗蝕劑區域余留于每一底部電極340上(而非跨越多個底部電極340，如圖6J2中所展示)。

接著，如圖6K1(橫截面側視圖)及圖6K2(俯視圖)中所展示，蝕刻過程及剝離/移除過程經執行以將光致抗蝕劑圖案轉移到電解質層350及頂部電極層352中且移除剩余的光致抗蝕劑，由此將電解質層350及頂部電極層352分成離散電解質區域370及對應頂部電極372。如圖6K2中所展示，每一電解質區域370/頂部電極372形成跨越多個底部電極340的一行。

接著，如圖6L1(橫截面側視圖)及圖6L2(俯視圖)中所展示，可使用任何適合技術來使頂部電極互連件380形成于沉積于堆疊上的絕緣體材料382中。絕緣體材料382可包括任何適合絕緣體(例如SiO₂)，其可為或可不為與襯底300相同的材料。頂部電極互連件380可由任何適合導體(例如Cu)形成且可形成于相對于頂部電極372的任何適合位置處。在所說明的實例中，如圖6L2中所展示，在每一列的端處，頂部電極互連件380形成于每一細長頂部電極372上(即，連接可為周期性的而非遍及每一位單元)。

以此方式，形成電阻式存儲器單元的陣列，其中每一底部電極340具有界定在尖端332處匯合的一對傾斜側壁330的指向上三角形橫截面。在操作中，從每一相應底部電極340的傳導纖絲蔓延實質上受限于尖端332，因為電場自然地集中于具有最小曲率半徑的點、邊緣或表面處。因此，尖端332越尖銳，纖絲產生的電場就越集中，且有效纖絲形成區域A_FF因此越小。因此，大體上呈三角形的尖端形底部電極340可提供實質上比常規底部電極結構少的有效纖絲形成區域A_FF。

圖7A1到7K2說明根據本發明的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)(其包含具有在指向上尖端處匯合的四個傾斜側面的角錐形底部電極)的實例方法。

如圖7A1(橫截面側視圖)及圖7A2(俯視圖)中所展示，底部電極連接器402的陣列形成于襯底400中。可以任何適合方式(例如，使用常規半導體制造技術)形成底部電極連接器402及襯底400，且底部電極連接器402及襯底400可由任何適合材料形成。例如，襯底400可由絕緣體(例如SiO₂)形成，且每一底部電極連接器402可具有由銅(Cu)或其它傳導材料形成的導體區域404，及由鎢(W)或其它適合材料形成的連接區域406。在此實例中，每一底部電極連接器402形成有圓形通孔型形狀。然而，每一底部電極連接器402可形成有任何其它適合形狀(例如細長線或細長矩形形狀、正方形形狀等等)。

接著，如圖7B1(橫截面側視圖)及圖7B2(俯視圖)中所展示，底部電極(或陰極)層410沉積或形成于襯底400及底部電極連接器402上。底部電極層410可包括(多種)任何適合傳導材料(例如多晶硅、摻雜多晶硅、非晶硅、摻雜非晶硅或任何其它適合材料)，且可以任何適合方式沉積或形成底部電極層410。

接著，如圖7C1(橫截面側視圖)及圖7C2(俯視圖)中所展示，經圖案化硬掩模層412形成于底部電極層410上。硬掩模層412可由任何適合材料(例如SiN、SiON或其它電介質材料)形成，且可以此項技術中已知的任何適合方式圖案化硬掩模層412。例如，可使用光致抗蝕劑層及適合圖案化及蝕刻過程來圖案化硬掩模層412。在所說明的實施例中，使用位于下伏底部電極連接區域406之間(即，非上覆)的區域中的圓形開口424的二維陣列來圖案化硬掩模層412。然而，應了解，在其它實施例中，開口424可替代地形成有任何其它形狀(例如細長溝槽型開口)，及/或可部分或完全位于下伏底部電極連接區域406上方。

接著，可使用任何適合蝕刻過程通過經圖案化硬掩模412中的開口424而蝕刻底部電極層410。

圖7D1到7F2說明蝕刻過程的進程，特定地說，展示沿蝕刻進程的三個不同時間點處的結構的“快照”。因此，圖7D1及7D2展示蝕刻期間的第一時刻處的快照；圖7E1及7E2展示蝕刻期間的第二時刻處的快照；及圖7F1及7F2展示蝕刻完成時或蝕刻完成之后的快照。如這些圖中所展示，蝕刻過程可從底部電極層410移除材料，直到底部電極層410的剩余部分界定各自位于相應底部電極連接器402上方的角錐形底部電極440的二維陣列為止。每一角錐形底部電極440具有在指向上尖端432處匯合的四個傾斜側壁430。

如本文中所使用，錐體意味著三維形狀，其具有：三個或三個以上三角形或大體上呈三角形的外側面，其在某個點或相對較小邊緣或表面處匯合；及基底，其具有三角形、四邊形或任何其它多邊形形狀。每一大體上呈三角形的外側面可為平面的或非平面的(例如凹面的、凸面的、不規則的或另外其它非平面的)。

在一個實施例中，歸因于形成角錐形形狀的蝕刻過程，每一角錐形底部電極440的四個傾斜側壁430呈三角形或大體上呈三角形且是凹面的或大體上呈凹面的。

接著，如圖7G1(橫截面側視圖)及圖7G2(俯視圖)中所展示，使用任何適合過程(例如，通過蝕刻或剝離)來移除硬掩模412以留下角錐形底部電極440的二維陣列。

因此，與使用導致細長底部電極的細長溝槽開口來圖案化硬掩模(如上文所討論的圖6C1到6H2中所展示的實例步驟中所揭示)相反，圖7C1及7C2中所展示的具有開口的二維陣列的經圖案化硬掩模層412提供角錐形底部電極的二維陣列(每個底部電極連接件406有一個角錐形底部電極)。

接著，如圖7H1(橫截面側視圖)及圖7H2(俯視圖)中所展示，絕緣體或電解質層450及頂部電極(陽極)層452形成于堆疊上，且特定地說，形成于每一底部電極440上。電解質層450可包括(多種)任何適合電介質型或憶阻型材料，例如SiO_x(例如SiO₂)、GeS、CuS、TaO_x、TiO₂、Ge₂Sb₂Te₅、GdO、HfO、CuO、Al₂O₃或任何其它適合材料。頂部電極層452可包括(多種)任何適合傳導材料(例如Ag、Al、Cu、Ta、TaN、Ti、TiN、W或任何其它適合材料)，且可以任何適合方式沉積或形成頂部電極層452。

接著，如圖7I1(橫截面側視圖)及圖7I2(俯視圖)中所展示，使用任何適合光刻技術，通過使光致抗蝕劑層460形成及圖案化于頂部電極層452上而圖案化電解質層450及頂部電極層452。如圖中所展示，使用暴露頂部電極層452的特定區域的開口462來圖案化光致抗蝕劑層460。在此實施例中，開口462形成為底部電極440的相鄰行之間的細長溝槽，如圖7I2中所展示。然而，可以任何其它適合方式圖案化光致抗蝕劑層460。例如，光致抗蝕劑層460可經圖案化以使得離散光致抗蝕劑區域余留于每一底部電極440上(而非跨越多個底部電極440，如圖7I2中所展示)。

接著，如圖7J1(橫截面側視圖)及圖7J2(俯視圖)中所展示，蝕刻過程及剝離/移除過程經執行以將光致抗蝕劑圖案轉移到電解質層450及頂部電極層452中且移除剩余的光致抗蝕劑，由此將電解質層450及頂部電極層452分成離散電解質區域470及對應頂部電極472。如圖7J2中所展示，每一電解質區域470/頂部電極472形成跨越多個底部電極440的一行。

接著，如圖7K1(橫截面側視圖)及圖7K2(俯視圖)中所展示，可使用任何適合技術來使頂部電極互連件480形成于沉積于堆疊上的絕緣體材料482中。絕緣體材料482可包括任何適合絕緣體(例如SiO₂)，其可為或可不為與襯底400相同的材料。頂部電極互連件480可由任何適合導體(例如Cu)形成且可形成于相對于頂部電極472的任何適合位置處。在所說明的實例中，如圖7K2中所展示，在每一列的端處，頂部電極互連件480形成于每一細長頂部電極472上(即，連接可為周期性的而非遍及每一位單元)。

以此方式，形成電阻式存儲器單元的陣列，其中每一底部電極440具有指向上角錐形形狀，所述指向上角錐形形狀具有在尖端432處匯合的四個傾斜側壁430。在操作中，從每一相應底部電極440的傳導纖絲蔓延實質上受限于角錐形尖端432，因為電場自然地集中于具有最小曲率半徑的點、邊緣或表面處。因此，角錐形尖端432越尖銳，纖絲產生的電場就越集中，且有效纖絲形成區域A_FF因此越小。因此，大體上呈三角形的尖端形底部電極440可提供實質上比常規底部電極結構少的有效纖絲形成區域A_FF。

圖8A到8C說明根據本發明的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)(其包含具有在指向上尖端處匯合的三個傾斜側面的角錐形底部電極)的實例方法中的步驟。

圖8A是形成于絕緣體500中的底部電極連接件506的二維圖案的俯視圖，其(例如)類似于圖4A2、5A2、6A2及7A2中所展示的視圖。如圖中所展示，與圖4A2、5A2、6A2及7A2中所展示的對準n行乘m列圖案相反，底部電極連接506布置于形成六邊形圖案的交錯行中。

圖8B是形成于沉積于底部電極連接區域506上的底部電極層510上的經圖案化硬掩模層512的俯視圖，其(例如)類似于圖4D2、5E2、6D2及7C2中所展示的視圖。如圖中所展示，使用位于下伏底部電極連接區域506之間(即，非上覆)的區域中的圓形開口524的二維陣列來圖案化掩模層512。

最后，圖8C是通過(例如)以類似于上文所討論的實例實施例的方式通過圖8B中所展示的圓形開口524的二維陣列蝕刻底部電極層510且接著移除硬掩模512而形成的底部電極540的二維圖案的俯視圖。通過每一硬掩模開口524的蝕刻范圍由圖8C中的大圓536展示。蝕刻過程之后余留的底部電極層510的部分界定角錐形底部電極540的陣列，其(例如)類似于上文所描述的通過圖7B1到7G2中所展示的步驟而形成的角錐形底部電極440。然而，不同于角錐形底部電極440，圖8C中所展示的角錐形底部電極540具有三個而非四個傾斜側面，其歸因于經圖案化硬掩模層512中的開口524的布置。即，每一角錐形底部電極540具有在指向上尖端532處匯合的三個傾斜側壁。在一個實施例中，歸因于形成角錐形形狀的蝕刻過程，每一角錐形底部電極540的三個傾斜側壁呈三角形或大體上呈三角形且是凹面的或大體上呈凹面的。

使用圖8A到8C中所展示的六邊形陣列可允許所得位單元的更緊密堆積，例如，通過將用于特定數目個位單元的陣列區域比矩形“n×m”陣列減小(√3)/2(即，約13％)。

如同上文所討論的尖銳底部電極，從每一底部電極540的傳導纖絲蔓延實質上受限于角錐形尖端532，因為電場自然地集中于具有最小曲率半徑的點、邊緣或表面處。因此，大體上呈三角形的尖端形底部電極540可提供實質上比常規底部電極結構少的有效纖絲形成區域A_FF。

雖然本發明中已詳細地描述所揭示的實施例，但是應了解，可在不背離本發明的精神及范圍的情況下對所述實施例作出各種改變、替代及變更。