一種整流器及其制作方法與流程

本發明實施例涉及半導體器件領域，尤其涉及一種整流器及其制作方法。

背景技術：

半導體二極管因為具有正向導通、反向阻斷的特性，所以廣泛應用于諸如電源、信號處理、整流器等各類電子電路中。其中，傳統的整流二極管主要有pn結二極管和肖特基二極管兩類。pn結二極管的穩定性較好，能工作于高電壓但是pn結二極管正向壓降較大，反向恢復時間較長；肖特基二極管是以貴金屬(如金、銀、鈦等)與半導體接觸，以形成異質結勢壘而制成的半導體器件，其在低電壓時具有絕對優勢：其正向壓降小，反向恢復時間短，在高速領域具有廣泛的應用，但是肖特基二極管存在反向泄漏電流大且制造成本高的問題。

示例性的，如圖1所示為現有技術中半導體二極管的一種典型應用示意圖，圖中in和out分別表示所述半導體二極管的輸入端和輸出端。圖中二極管d在電路中起到輸出整流作用，但其正向壓降給電路帶來兩個缺點：1、降低了轉化效率，比如在5v電源輸出情況下，由于二極管的正向壓降，其實際負載為5.7v，在不考慮其它損耗的情況下，其輸出效率已降低了13％。2、上述轉化效率的降低會導致器件發熱，在應用中往往需要采用適當大尺寸封裝或增加散熱器來散熱，從而增大了器件的體積和成本。因此，為了提高電路的整流效率，降低二極管的正向導通壓降具有非常重要的意義。

實際應用中，二極管除了工作在導通狀態下，還常處于阻斷狀態。阻斷狀 態下，特別是高溫應用環境下，二極管具有反向漏電，該漏電將會增加電路損耗，降低電路轉換效率，因而除了降低二極管的正向導通壓降外，還希望二極管具有低的反向漏電。

在很多應用中，電子電路設置有電感，電感產生的反向電壓有可能會加在二極管上，導致二極管發生雪崩擊穿，通常使用雪崩能量來表征器件在不失效的情況下從電感所能吸收的最大能量，該參數主要決定于器件耗散能量的結面積大小。

基于上述原因，一種溝槽型低導通壓降整流器應運而生，其原胞結構如圖2所示，其等效電路如圖3所示，它結合了mos器件及pn結二極管的優點，是由成千上萬計的相同原胞以及終端耐壓環構成，具有低正向導通壓降以及高阻斷電壓的特點。但是該結構存在一個致命的缺點：溝槽拐角處201電場集中，但由于該整流器柵極氧化層202厚度很薄(一般小于200埃)，導致拐角處柵極氧化層202容易擊穿，以致器件失效。如果增加溝槽底部和溝槽側壁淀積的柵極氧化層的厚度，會因為溝槽側壁的柵極氧化層厚度增加，使得所述整流器的正向壓降增大，從而失去低導通壓降的優勢。

技術實現要素：

本發明提供一種整流器及其制作方法，以達到在不增加整流器正向導通壓降的前提下，解決現有技術中整流器溝槽拐角處柵極氧化層容易被擊穿的問題。

第一方面，本發明實施例提供了一種整流器的制作方法，包括：

在第一導電類型半導體襯底上依次形成外延層和隔離氧化層；

在所述外延層內形成多個第一導電類型源區，并在每個所述第一導電類型 源區內形成一溝槽，所述溝槽貫穿所述第一導電類型源區并延伸至所述外延層內部；

依次形成第一柵氧化層和第一摻雜多晶硅，所述第一柵氧化層覆蓋所述溝槽側壁和底部，所述第一摻雜多晶硅填充所述溝槽；

刻蝕所述第一摻雜多晶硅，且殘留所述第一摻雜多晶硅覆蓋所述溝槽底部的所述第一柵氧化層；

刻蝕未被所述第一摻雜多晶硅覆蓋的所述第一柵氧化層以及隔離氧化層，且殘留所述第一柵氧化層覆蓋所述溝槽底部以及所述溝槽底部與所述溝槽側壁的拐角處；

依次形成覆蓋所述溝槽側壁的第二柵氧化層以及填充所述溝槽的第二摻雜多晶硅；

依次去除所述溝槽周圍區域的所述第二摻雜多晶硅、所述第二柵氧化層，以及所述隔離氧化層；

在所述外延層內的所述溝槽周圍形成第二導電類型體區；

在所述第二導電類型體區、所述溝槽上方形成第一電極，在所述第一導電類型半導體襯底遠離所述外延層一側形成第二電極；

其中，所述第二柵氧化層的厚度小于所述第一柵氧化層的厚度，所述第一導電類型和所述第二導電類型相反。

第二方面，本發明實施例還提供了一種整流器，包括：

第一導電類型半導體襯底；

位于所述第一導電類型半導體襯底上方的外延層；所述外延層內設置有多個溝槽，所述溝槽外側設置有第一導電類型源區以及第二導電類型體區；所述 溝槽的底部以及所述溝槽底部與所述溝槽側壁的拐角處覆蓋有第一柵氧化層，所述溝槽的側壁覆蓋有第二柵氧化層；從所述溝槽的底部向上，所述溝槽內部依次填充有第一摻雜多晶硅和第二摻雜多晶硅；

位于所述第二導電類型體區以及所述溝槽上方的第一電極；

位于所述第一導電類型半導體襯底遠離所述外延層一側的第二電極；

其中，所述第二柵氧化層的厚度小于所述第一柵氧化層的厚度，所述第一導電類型和所述第二導電類型相反。

本發明提供的一種整流器的制作方法通過在外延層內形成多個第一導電類型源區，并在每個所述第一導電類型源區內形成一溝槽；依次形成第一柵氧化層和第一摻雜多晶硅，所述第一柵氧化層覆蓋所述溝槽側壁和底部，所述第一摻雜多晶硅填充所述溝槽；刻蝕所述第一摻雜多晶硅，且殘留所述第一摻雜多晶硅覆蓋所述溝槽底部的所述第一柵氧化層；刻蝕未被所述第一摻雜多晶硅覆蓋的所述第一柵氧化層，且殘留所述第一柵氧化層覆蓋所述溝槽底部以及所述溝槽底部與所述溝槽側壁的拐角處；依次形成覆蓋所述溝槽側壁的第二柵氧化層以及第二摻雜多晶硅；其中，所述第二柵氧化層的厚度小于所述第一柵氧化層的厚度，解決了現有技術中溝槽拐角處電場集中，所述溝槽內柵氧化層厚度較薄導致的拐角處柵氧化層容易被擊穿導致器件失效的問題，本發明由于溝槽的設置降低了現有技術中整流器的正向導通壓降，單位面積內的溝道密度大幅度增加，降低了芯片的面積，從而降低了成本。此外，該整流器的制作方法工藝步驟簡單、成本低。

附圖說明

圖1為現有技術中半導體二極管的一種典型應用示意圖；

圖2為現有技術中一種溝槽型低導通壓降整流器原胞結構的示意圖；

圖3為現有技術中一種溝槽型低導通壓降整流器原胞結構的等效電路圖；

圖4為本發明實施例提供的一種整流器的制作方法的流程圖；

圖5-圖13為本發明實施例提供的一種整流器的制作方法各步驟對應結構的剖面圖；

圖14為本發明實施例提供的又一種整流器的制作方法的流程圖；

圖15-圖26為本發明實施例提供的又一種整流器的制作方法各步驟對應結構的剖面圖；

圖27為本發明實施例提供的一種整流器的俯視示意圖。

具體實施方式

下面結合附圖和實施例對本發明作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本發明，而非對本發明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發明相關的部分而非全部結構。

圖4為本發明實施例提供的一種整流器的制作方法的流程圖。圖5-圖13為本發明實施例提供的一種整流器的制作方法各步驟對應結構的剖面圖。如圖4所示，本發明實施例提供的一種整流器的制作方法，具體包括如下操作：

s410、在第一導電類型半導體襯底510上依次形成外延層520和隔離氧化層530，參見圖5。可選的，隔離氧化層530的厚度可以為2000-6000埃。

s420、在外延層520內形成多個第一導電類型源區540，并在每個第一導 電類型源區540內形成一溝槽550，溝槽550貫穿第一導電類型源區540并延伸至外延層520內部，具體結構如圖6所示。

s430、依次形成第一柵氧化層560和第一摻雜多晶硅570，第一柵氧化層560覆蓋溝槽550側壁和底部，第一摻雜多晶硅570填充溝槽550，參見圖7。可選的，第一摻雜多晶硅570可以是2000埃左右。

s440、刻蝕第一摻雜多晶硅570，且殘留第一摻雜多晶硅570覆蓋溝槽550底部的第一柵氧化層560，參見圖8。

s450、刻蝕未被第一摻雜多晶硅570覆蓋的第一柵氧化層560以及隔離氧化層530，且殘留第一柵氧化層560覆蓋溝槽550底部以及溝槽550底部與溝槽550側壁的拐角處，參見圖9。

s460、依次形成覆蓋溝槽550側壁的第二柵氧化層580以及填充溝槽550的第二摻雜多晶硅590；其中，第二柵氧化層580的厚度小于第一柵氧化層560的厚度，參見圖10。可選的，第二摻雜多晶硅590可以是1000埃左右。

s470、依次去除溝槽550周圍區域的第二摻雜多晶硅590、第二柵氧化層580，以及隔離氧化層530，參見圖11。本操作可以是采用有源區光刻板進行光刻，以去除溝槽550周圍區域的第二摻雜多晶硅590、第二柵氧化層580，以及隔離氧化層530。

s480、在外延層520內的溝槽550周圍形成第二導電類型體區600，參見圖12。其中，第一導電類型與第二導電類型相反。

s490、在第二導電類型體區600、溝槽550上方形成第一電極611，在第一導電類型半導體襯底510遠離外延層520一側形成第二電極612，參見圖13。

本發明提供的一種整流器的制作方法通過在外延層520內形成多個第一導 電類型源區540，并在每個第一導電類型源區540內形成一溝槽550；依次形成第一柵氧化層560和第一摻雜多晶硅570，第一柵氧化層560覆蓋溝槽550側壁和底部，第一摻雜多晶硅570填充溝槽550；刻蝕第一摻雜多晶硅570，且殘留第一摻雜多晶硅570覆蓋溝槽550底部的第一柵氧化層560；刻蝕未被第一摻雜多晶硅570覆蓋的第一柵氧化層560，且殘留第一柵氧化層560覆蓋溝槽550底部以及溝槽550底部與溝槽550側壁的拐角處；依次形成覆蓋溝槽550側壁的第二柵氧化層580以及第二摻雜多晶硅590；其中，第二柵氧化層580的厚度小于第一柵氧化層560的厚度，解決了現有技術中溝槽550拐角處電場集中，溝槽550內柵氧化層厚度較薄導致的拐角處柵氧化層容易被擊穿導致器件失效的問題，本發明由于設置了溝槽550，所以消除了現有技術中整流器存在寄生電阻的問題，降低了現有技術中整流器的正向導通壓降，單位面積內的溝道密度大大增加，降低了芯片的面積，從而降低了成本，此外，該整流器的制作方法工藝步驟簡單、成本低，并且由于溝槽550采用金屬氧化物半導體mos(metaloxidsemiconductor)場效應晶體管工藝，所以與mos場效應晶體管工藝完全兼容。

本實施例中優選設置第一導電類型為n型，第二導電類型為p型。

優選的，所述第一柵氧化層的厚度可以為500至1500埃，所述第二柵氧化層的厚度可以為60至200埃。

具體的，襯底可以為n型襯底，晶向可以為<100>；與襯底的導電類型對應的，外延層520可以為n型外延層520。

圖14為本發明實施例提供的又一種整流器的制作方法的流程圖。圖15-圖26為本發明實施例提供的又一種整流器的制作方法各步驟對應結構的剖面圖。 如圖14所示，本實施例提供的又一種整流器的制作方法，包括以下操作：

s1610、在第一導電類型半導體襯底510上形成外延層520。其中，外延層520包括第一區域521和圍繞第一區域521的第二區域522，參見圖15。第一導電類型半導體襯底510可以是采用<100>晶向的n型硅襯底。本實施例優選的，設置第一導電類型半導體襯底510的濃度大于外延層520的摻雜濃度，圖中n+表示第一導電類型半導體襯底510的摻雜濃度在1e19至4e19的范圍內；n-表示外延層520的摻雜濃度在4e15至8e15的范圍內。

s1620、在外延層520的第二區域522內形成至少一個第二導電類型的終端保護環620，參見圖16。如圖16所示，本操作具體可以是：利用光刻膠630作為掩蔽層對外延層520的第二區域522進行硼離子注入形成p型的終端保護環620。在此對終端保護環620的個數不作具體限定。示例性的，可以是在外延層520的第二區域522內形成三個終端保護環620，參見圖16。具體的，在形成終端保護環620時，可以是利用光刻膠630作為掩蔽層進行硼離子注入。終端保護環620可以增強整流器第一區域521邊緣以及第二區域522的耐高壓特性，保護溝槽550承受高電場強度，防止器件漏電。

s1630、在外延層520上形成隔離氧化層530，參見圖17。優選的，在本操作形成隔離氧化層530之后，還可以對終端保護環620進行退火處理，實現高溫推結。可選的，隔離氧化層530的厚度可以為2000-6000埃。

s1640、在外延層520內形成多個第一導電類型源區540，并在每個第一導電類型源區540內形成一溝槽550，溝槽550貫穿第一導電類型源區540并延伸至外延層520內部。其中，溝槽550位于外延層520的第一區域521內。可選的，如圖18和圖19所示，先在外延層520上方淀積一層等硅酸乙酯teos640；

采用溝槽550圖形光刻板(圖中未示出)對teos640以及隔離氧化層530進行刻蝕，并利用teos640作為掩膜進行磷離子注入，形成多個第一導電類型源區540。

可選的，s1640中在外延層520內形成多個第一導電類型源區540之后，還可以是進行快速熱退火處理，激活注入的所述磷離子。

然后，利用采用溝槽550圖形光刻板以及teos640掩膜在每個第一導電類型源區540內形成一溝槽550，溝槽550貫穿第一導電類型源區540并延伸至外延層520內部。最后去除teos640掩膜。

s1650、依次形成第一柵氧化層560和第一摻雜多晶硅570，第一柵氧化層560覆蓋溝槽550側壁和底部，第一摻雜多晶硅570填充溝槽550，參見圖20。

s1660、刻蝕第一摻雜多晶硅570，且殘留第一摻雜多晶硅570覆蓋溝槽550底部的第一柵氧化層560，參見圖21。

s1670、刻蝕未被第一摻雜多晶硅570覆蓋的第一柵氧化層560以及隔離氧化層530，且殘留第一柵氧化層560覆蓋溝槽550底部以及溝槽550底部與溝槽550側壁的拐角處，參見圖22。本操作具體可以是采用濕法刻蝕的方法去除未被第一摻雜多晶硅570覆蓋的第一柵氧化層560。

s1680、依次形成覆蓋溝槽550側壁的第二柵氧化層580以及填充溝槽550的第二摻雜多晶硅590，參見圖23。其中，第二柵氧化層580的厚度小于第一柵氧化層560的厚度。

s1690、依次去除溝槽550周圍區域的第二摻雜多晶硅590、第二柵氧化層580，以及隔離氧化層530，參見圖24。本操作可以是采用有源區光刻板進行光刻，以去除溝槽550周圍區域的第二摻雜多晶硅590、第二柵氧化層580，以及 隔離氧化層530。

s1700、在外延層520內的溝槽550周圍形成第二導電類型體區600，參見圖25。其中，第一導電類型與第二導電類型相反。在形成第二導電類型體區600時，進行硼離子注入時的注入能量為60～100kev，注入劑量為1e¹¹～1e¹⁴/cm²。

上述s1700之后，可以是對第二導電類型體區600進行快速熱退火處理，激活注入的硼離子。

s1710、在第二導電類型體區600、溝槽550上方形成第一電極611，在第一導電類型半導體襯底510遠離外延層520一側形成第二電極612，參見圖26。

所述在第一導電類型半導體襯底510遠離外延層520一側形成第二電極612，具體可以是包括：對第一導電類型半導體襯底510進行減薄處理，然后對第一導電類型半導體襯底510遠離外延層520一側濺射金屬形成第二電極612。

本發明提供的一種整流器的制作方法通過在外延層520內形成多個第一導電類型源區540，并在每個第一導電類型源區540內形成一溝槽550；并在溝槽550的側壁上依次形成第一柵氧化層560和第二柵氧化層580，并設置第二柵氧化層580的厚度小于第一柵氧化層560的厚度，解決了現有技術中溝槽550拐角處電場集中，溝槽550內柵氧化層厚度較薄導致的拐角處柵氧化層容易被擊穿導致器件失效的問題，具有在不增大正向導通壓降的同時使整流器底部與側壁之間拐角處的第一柵氧化層耐壓能力增強的效果。

本發明實施例還提供了一種整流器，該整流器可以是由上述實施例的整流器的制作方法制成，因為是由上述實施例制作方法制成，所以具有上述實施例中整流器的所有有益效果。本發明實施例提供的整流器可參見圖13所示，包括：

第一導電類型半導體襯底510以及外延層520。

外延層520位于第一導電類型半導體襯底510上方，外延層520內設置有多個溝槽550，溝槽550外側設置有第一導電類型源區540以及第二導電類型體區600；溝槽550的底部以及溝槽550底部與溝槽550側壁的拐角處覆蓋有第一柵氧化層560，溝槽550的側壁覆蓋有第二柵氧化層580；從溝槽550的底部向上，溝槽550內部依次填充有第一摻雜多晶硅570和第二摻雜多晶硅590；

位于第二導電類型體區600以及溝槽550上方的第一電極611；

位于第一導電類型半導體襯底510遠離外延層520一側的第二電極612；

其中，第二柵氧化層580的厚度小于第一柵氧化層560的厚度，所述第一導電類型和所述第二導電類型相反。進一步的，第一導電類型可以為n型，相應的，第二導電類型可以為p型。需要說明的是，上述所有實施例的整流器中的第一導電類型半導體襯底510、外延層520和第一導電類型源區540還可以是p型，此時終端保護環620和第二導電類型體區600的為n型。

圖27為發明實施例提供的一種整流器的俯視示意圖，沿圖27中a-b的剖面示意圖可參見圖26所示。參見圖26和圖27，本實施例所述整流器與圖13所示整流器不同的是，外延層520包括第一區域521和圍繞第一區域521的第二區域522。溝槽550位于外延層520的第一區域521內；外延層520的第二區域522內設置有至少一個第二導電類型的終端保護環620。示例性的，可以是在外延層520的第二區域522內形成三個終端保護環620。

需要說明的是，圖5-圖13以及圖15-圖26中具有諸多相同之處，其相同之處在圖中沿用相同的附圖標記，且相同之處在后續附圖中不再贅述。

注意，上述僅為本發明的較佳實施例及所運用技術原理。本領域技術人員 會理解，本發明不限于這里的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發明的保護范圍。因此，雖然通過以上實施例對本發明進行了較為詳細的說明，但是本發明不僅僅限于以上實施例，在不脫離本發明構思的情況下，還可以包括更多其他等效實施例，而本發明的范圍由所附的權利要求范圍決定。