半導體裝置及其制造方法與流程

本發明涉及半導體技術領域，尤其涉及一種半導體裝置及其制造方法。

背景技術：

隨著金屬氧化物半導體場效應晶體管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)關鍵尺寸的縮小，短溝道效應(Short Channel Effect，SCE)成為一個至關重要的問題。鰭式場效應晶體管(Fin Field Effect Transistor，FinFET)具有良好的柵控能力，能夠有效地抑制短溝道效應。因此，在小尺寸的半導體元件設計中通常采用FinFET器件。

由于器件尺寸的減小，容易出現穿通效應(punch through effect)。為了抑制穿通效應，通常需要在鰭片的底部進行溝道停止離子注入(channel stop IMP)。然而對于NMOS器件來說，溝道停止離子注入的離子通常為硼離子或二氟化硼離子，在退火激活后，由于隨機摻雜波動(Random Dopant Fluctuation，RDF)，通過溝道停止離子注入摻入的雜質很容易擴散到溝道中，溝道中雜質的增大會降低器件的性能，例如降低載流子的遷移率。

為了抑制注入雜質向溝道的擴散，通常會在鰭片中形成非晶層，但是本發明的發明人發現，現有的工藝是先進行淺溝槽隔離(STI)工藝，后進行溝道停止離子注入，因此STI工藝的高溫退火會使得非晶層消失，這樣，在進行溝道停止離子注入后，注入的雜質仍會向溝道中擴散。

技術實現要素：

本公開的一個實施例的目的在于提出一種新穎的半導體裝置的制造方法，能夠抑制溝道停止離子注入的雜質向溝道中擴散。

根據本公開的一個實施例，提供了一種半導體裝置的制造方法，包括：提供襯底；在所述襯底中形成非晶層；以所述非晶層為停止層對所述襯底進行第一刻蝕，以形成一個或多個第一鰭片；對所述非晶層進行溝道停止離子注入，以在所述非晶層中形成雜質區；執行退火工藝，以激活所述雜質區中的雜質，所述非晶層在退火工藝中消失；對各個第一鰭片之間的襯底進行第二刻蝕，以將所述第一鰭片形成第二鰭片；在各個第二鰭片之間形成隔離區，以至少部分填充各個第二鰭片之間的空間。

在一個實施方式中，所述在所述襯底中形成非晶層包括：在所述襯底中注入鍺離子或碳離子，從而形成所述非晶層。

在一個實施方式中，所述以所述非晶層為停止層對所述襯底進行第一刻蝕包括：在所述襯底上形成圖案化的硬掩模；以所述圖案化的硬掩模為掩膜對所述襯底進行第一刻蝕，從而形成所述第一鰭片。

在一個實施方式中，所述在各個第二鰭片之間形成隔離區包括：沉積隔離材料以填充各個第二鰭片之間的空間并覆蓋各個第二鰭片和第二鰭片上的硬掩模；對所述隔離材料進行平坦化，以使隔離材料的頂表面與所述硬掩模的頂表面基本齊平；對所述隔離材料進行回刻蝕，以至少露出各個第二鰭片的一部分；去除各個第二鰭片上的硬掩模，從而在各個第二鰭片之間形成所述隔離區。

在一個實施方式中，通過流體化學氣相沉積FCVD的方式沉積隔離材料。

在一個實施方式中，通過離子注入的方式對所述非晶層進行摻雜，注入的離子包括硼離子或二氟化硼離子。

在一個實施方式中，所述襯底中形成有阱區，所述阱區與所述雜質區具有相同的導電類型；并且所述阱區的摻雜濃度小于所述雜質區的摻雜濃度。

根據本公開的另一個實施例，提供了一種半導體裝置，包括：襯 底；在所述襯底上的一個或多個鰭片；用于隔離各個鰭片的隔離區；其中，所述鰭片包括半導體材料區、在所述半導體材料區中的雜質區。

在一個實施方式中，所述雜質區的上表面低于所述隔離區的上表面。

在一個實施方式中，所述雜質區用于形成溝道停止層。

在一個實施方式中，所述襯底中形成有阱區，所述阱區與所述雜質區具有相同的導電類型；并且所述阱區的摻雜濃度小于所述雜質區的摻雜濃度。

通過以下參照附圖對本公開的示例性實施例的詳細描述，本公開的其它特征、方面及其優點將會變得清楚。

附圖說明

附圖構成本說明書的一部分，其描述了本公開的示例性實施例，并且連同說明書一起用于解釋本發明的原理，在附圖中：

圖1是根據本公開一個實施例的半導體裝置的制造方法的簡化流程圖；

圖2示出了根據本公開的一些實施例的半導體裝置的制造方法的一個階段的截面圖；

圖3示出了根據本公開的一些實施例的半導體裝置的制造方法的一個階段的截面圖；

圖4示出了根據本公開的一些實施例的半導體裝置的制造方法的一個階段的截面圖；

圖5示出了根據本公開的一些實施例的半導體裝置的制造方法的一個階段的截面圖；

圖6示出了根據本公開的一些實施例的半導體裝置的制造方法的一個階段的截面圖；

圖7示出了根據本公開的一些實施例的半導體裝置的制造方法的一個階段的截面圖；

圖8示出了根據本公開的一些實施例的半導體裝置的制造方法的一個階段的截面圖。

具體實施方式

現在將參照附圖來詳細描述本公開的各種示例性實施例。應理解，除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數字表達式和數值不應被理解為對本發明范圍的限制。

此外，應當理解，為了便于描述，附圖中所示出的各個部件的尺寸并不必然按照實際的比例關系繪制，例如某些層的厚度或寬度可以相對于其他層有所夸大。

以下對示例性實施例的描述僅僅是說明性的，在任何意義上都不作為對本發明及其應用或使用的任何限制。

對于相關領域普通技術人員已知的技術、方法和裝置可能不作詳細討論，但在適用這些技術、方法和裝置情況下，這些技術、方法和裝置應當被視為本說明書的一部分。

應注意，相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義或說明，則在隨后的附圖的說明中將不需要對其進行進一步討論。

圖1為根據本公開一個實施例的半導體裝置的制造方法的簡化流程圖。如圖1所示，本實施例的半導體裝置的制造方法包括：

步驟101，提供襯底，例如硅襯底等其他半導體材料的襯底。

步驟103，在襯底中形成非晶層，該非晶層的形成有利于阻止溝道停止離子注入的雜質向溝道中擴散。

步驟105，以非晶層為停止層對襯底進行第一刻蝕，以形成一個或多個第一鰭片。

步驟107，對非晶層進行溝道停止離子注入，以在非晶層中形成雜質區。例如對非晶層注入硼離子或二氟化硼離子等以形成雜質區，該雜質區可以作為溝道停止層。

步驟109，執行退火工藝，以激活雜質區中的雜質，非晶層在退火工藝中消失。該步驟中的退火工藝一方面可以激活雜質區中的雜質，雜質在擴散時不會擴散到非晶層之外的地方，即抑制溝道停止離子注入的 雜質向溝道擴散；另一方面退火工藝也可以修復非晶層。雜質擴散和非晶層的修復過程同步進行，因此，非晶層可以抑制雜質的擴散。

步驟111，對各個第一鰭片之間的襯底進行第二刻蝕，以將第一鰭片形成第二鰭片。

步驟113，在各個第二鰭片之間形成隔離區，以至少部分填充各個第二鰭片之間的空間。例如，可以通過流式化學氣相沉積(Flowable Chemical Vapour Deposition,FCVD)沉積隔離材料(例如電介質材料)來填充各個第二鰭片之間的空間，形成淺溝槽隔離(STI)區。

本實施例中，由于先進行溝道停止離子注入和退火工藝，再形成隔離區，在退火工藝中，雜質區中的雜質被激活，但由于非晶層的存在，使得雜質不會擴散到非晶層之外的地方，因此，與現有技術相比，不會在形成隔離區時導致溝道停止離子注入的雜質向溝道擴散，抑制了穿通效應。

需要指出的是，除非特別指出，否則本文中的術語“基本齊平”是指在半導體工藝偏差范圍內的齊平。

下面結合圖2-圖8對本公開一些實施例的半導體裝置的制造方法進行詳細說明。

首先，如圖2所示，提供襯底201，并在襯底201中形成非晶層202。這里，襯底201例如可以是單晶硅襯底、鍺襯底、III-V族材料的半導體襯底等。優選地，可以在襯底201中注入鍺離子或碳離子，從而形成非晶層202。非晶層202的存在有利于阻止之后溝道停止離子注入的雜質向溝道中擴散。另外，襯底201中可以形成有阱區(未示出)，例如P阱。

然后，如圖3所示，在襯底201上形成圖案化的硬掩模300，硬掩模300例如可以是氮化硅、氧化硅或氮氧化硅等。以圖案化的硬掩模300為掩膜，以非晶層202為停止層對襯底201進行第一刻蝕，例如干法刻蝕，從而形成一個或多個第一鰭片301。

接下來，如圖4所示，對非晶層202進行溝道停止離子注入，以在非晶層202中形成雜質區401。這里，應注意，雜質區401和非晶層202 被示出為一體。雜質區401中的雜質會在非晶層中橫向擴散。例如，對于NMOS器件來說，可以對非晶層注入硼離子或二氟化硼離子等以形成雜質區，該雜質區可以作為溝道停止層。在一些實施例中，雜質區與襯底中的阱區具有相同的導電類型，并且阱區的摻雜濃度小于雜質區的摻雜濃度。對于NMOS器件來說，襯底中可以形成有P阱，P阱與雜質區的導電類型均為P型，P阱的摻雜濃度小于雜質區的摻雜濃度。

然后，如圖5所示，執行退火工藝，以激活雜質區401中的雜質，非晶層202在退火工藝中消失。

之后，如圖6所示，對各個第一鰭片之間的襯底進行第二刻蝕，以將第一鰭片301形成第二鰭片601。這里，對各個第一鰭片301之間的襯底進行第二刻蝕也包括對雜質區401進行刻蝕，所形成的第二鰭片601中包括雜質區401。

之后，如圖7所示，通過FCVD的方式沉積隔離材料701以填充各個第二鰭片601之間的空間并覆蓋各個第二鰭片601和第二鰭片上的硬掩模300；然后，進行高溫退火。由于雜質區401中的雜質已經被激活，因此，形成隔離區不會再次使得雜質擴散。之后，對隔離材料701進行平坦化，例如化學機械拋光(CMP)，以使隔離材料701的頂表面與硬掩模300的頂表面基本齊平。

然后，如圖8所示，對隔離材料701進行回刻蝕，以至少露出各個第二鰭片601的一部分；然后，去除各個第二鰭片601上的硬掩模300，從而在各個第二鰭片601之間形成隔離區801。

如上，描述了半導體裝置的制造方法，通過上述方法形成了如圖8所示的半導體裝置。

下面參照圖8對本公開的半導體裝置進行描述。如圖8所示，半導體裝置可以包括：

襯底201；在襯底201上的一個或多個鰭片601；以及用于隔離各個鰭片的隔離區801；

其中，鰭片601包括半導體材料區、在半導體材料區中的雜質區401。該雜質區401可以用于形成溝道停止層。并且，優選地，雜質區 401的上表面低于隔離區801的上表面。在一個實施例中，襯底201中形成有阱區，阱區與雜質區401具有相同的導電類型；并且阱區的摻雜濃度小于雜質區401的摻雜濃度。

至此，已經詳細描述了根據本公開實施例的半導體裝置及其制造方法。為了避免遮蔽本公開的構思，沒有描述本領域所公知的一些細節，本領域技術人員根據上面的描述，完全可以明白如何實施這里公開的技術方案。另外，本說明書公開所教導的各實施例可以自由組合。本領域的技術人員應該理解，可以對上面說明的實施例進行多種修改而不脫離如所附權利要求限定的本公開的精神和范圍。