用于形成半導體器件結構的方法與流程

本發明總體涉及半導體領域，更具體地，涉及用于形成半導體器件結構的方法。

背景技術：

半導體集成電路(IC)工業經歷了指數型的增長。IC材料和設計中的技術進步已經產生了幾代IC，其中每代都比前一代具有更小且更為復雜的電路。然而，這些進步已經增加了加工和制造IC的復雜度。

在IC的發展過程中，隨著幾何尺寸(即，使用制造工藝可以產生的最小組件(或線))的減小，功能密度(即，每個芯片區域的互連器件的數量)普遍增大。通常，這種按比例縮小工藝通過增加生產效率和降低相關成本來提供益處。

然而，由于特征尺寸持續減小，制造工藝持續變得越來越難實施。由此，在越來越小的尺寸中形成可靠的半導體器件是一個挑戰。

技術實現要素：

根據本發明的一個方面，提供了一種用于形成半導體器件結構的方法，包括：在半導體襯底上方形成介電層；在所述介電層上方形成掩模層，其中，所述掩模層具有暴露所述介電層的部分的開口；穿過所述開口去除所述介電層的所述部分，從而在所述介電層中形成凹槽；去除所述掩模層；以及對所述介電層實施等離子體清洗工藝，其中，所述等離子體清洗工藝使用含有二氧化碳的氣體。

優選地，所述掩模層包括有機材料。

優選地，所述介電層的所述部分的去除包括：實施等離子體蝕刻工藝。

優選地，所述等離子體蝕刻工藝使用含碳的氣體。

優選地，所述含碳的氣體包括甲烷、八氟環丁烯或乙炔。

優選地，所述等離子體清洗工藝去除由所述掩模層形成的殘留物，以及所述殘留物包括碳。

優選地，該方法還包括：在所述等離子體清洗工藝之后，對所述介電層實施濕清洗工藝。

優選地，該方法還包括：在所述等離子體清洗工藝之后，在所述凹槽中形成導電結構。

根據本發明的另一方面，提供了一種用于形成半導體器件結構的方法，包括：在半導體襯底上方形成第一導電結構；形成位于所述半導體襯底上方并且覆蓋所述第一導電結構的介電層；在所述介電層上方形成掩模層，其中，所述掩模層具有暴露所述介電層的部分的開口；去除所述介電層的所述部分以在所述介電層中形成凹槽，其中，所述凹槽暴露所述第一導電結構；去除掩模層；以及對所述介電層和所述第一導電結構實施等離子體清洗工藝以在所述第一導電結構上方形成金屬氧化物層，其中，所述等離子體清洗工藝使用含有二氧化碳的氣體。

優選地，所述金屬氧化物層的第一寬度基本上等于所述凹槽的第二寬度。

優選地，所述第一導電結構和所述金屬氧化物層具有相同的金屬元素。

優選地，該方法還包括：在所述等離子體清洗工藝之后，對所述介電層和所述金屬氧化物層實施濕清洗工藝。

優選地，所述濕清洗工藝去除所述金屬氧化物層的部分。

優選地，該方法還包括：在所述等離子體清洗工藝之后，在所述凹槽中形成第二導電結構，其中，所述第二導電結構電連接至所述第一導電結構。

優選地，所述金屬氧化物層的第一厚度小于所述介電層的第二厚度。

根據本發明的又一方面，提供了一種用于形成半導體器件結構的方法，包括：在半導體襯底上方形成介電層；在所述介電層上方形成聚合物掩模層，其中，所述聚合物掩模層具有暴露所述介電層的部分的開口；去除所述介電層的所述部分以在所述介電層中形成凹槽；去除所述聚合物掩模層； 以及對所述介電層實施等離子體清洗工藝，其中，所述等離子體清洗工藝使用含有二氧化碳的氣體。

優選地，該方法還包括：在形成所述介電層之前，在所述半導體襯底上方形成導電結構，所述介電層覆蓋所述導電結構，所述凹槽暴露所述導電結構，以及所述等離子體清洗工藝在被所述凹槽暴露的所述導電結構上方形成金屬氧化物層。

優選地，所述導電結構包括銅，以及所述金屬氧化物層包括氧化銅。

優選地，該方法還包括：在所述等離子體清洗工藝之后，對所述介電層和所述金屬氧化物層實施濕清洗工藝。

優選地，所述金屬氧化物層的第一寬度小于所述導電結構的第二寬度。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件并未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1A至圖1H是根據一些實施例的形成半導體器件結構的工藝的各個階段的截面圖。

具體實施方式

以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為了便于描述，在此可以使用諸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空間相對術語以描述如圖所示的一個元 件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，并且在此使用的空間相對描述符可以同樣地作出相應的解釋。應當理解，在方法之前、期間和之后可以提供額外的操作，以及對于方法的其他實施例可以替代會消除描述的操作的一些。

圖1A至圖1H是根據一些實施例的形成半導體器件結構100的工藝的各個階段的截面圖。

如圖1A所示，根據一些實施例，提供襯底110。襯底110可以是諸如硅晶圓的半導體晶圓。可選地或額外地，襯底110可以包括元素半導體材料、化合物半導體材料和/或合金半導體材料。

元素半導體材料的實例可以是但不限于晶體硅、多晶硅、非晶硅、鍺和/或金剛石。化合物半導體材料的實例可以是但不限于碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦。合金半導體材料的實例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。

如圖1A所示，根據一些實施例，在半導體襯底110中形成隔離結構111。根據一些實施例，隔離結構111圍繞半導體襯底110的器件區。根據一些實施例，隔離結構111被配置為限定和電隔離形成在半導體襯底110中的各個器件元件(未示出)。

器件元件的實例可以包括但不限于晶體管、二極管和/或其他適用的元件。晶體管的實例可以包括但不限于金屬氧化物半導體場效應晶體管(MOSFET)、互補金屬氧化物半導體(CMOS)晶體管、雙極性晶體管(BJT)、高壓晶體管、高頻晶體管、p溝道和/或n溝道場效應晶體管(PFET/NFET)等。可以實施各種工藝(諸如沉積、蝕刻、注入、光刻、退火和/或其他適用的工藝)以形成器件元件。

根據一些實施例，如圖1A所示，在襯底110和隔離結構111上方形成介電層120。根據一些實施例，介電層120包括介電材料。介電材料的實例可以包括但不限于氧化物、SiO₂、硼磷硅酸鹽玻璃(BPSG)、旋涂玻璃(SOG)、未摻雜的硅酸鹽玻璃(USG)、氟化硅酸鹽玻璃(FSG)、高密 等離子體(HDP)氧化物或等離子體增強TEOS(PETEOS)。

介電層120可以包括由諸如低介電常數或超低介電常數(ELK)材料的多種介電材料制成的多層。可以通過化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、旋轉涂覆或另一適用的工藝來形成介電層120。

根據一些實施例，如圖1A所示，在介電層120中形成溝槽122。根據一些實施例，使用光刻工藝和蝕刻工藝來形成溝槽122。根據一些實施例，如圖1A所示，在溝槽122中形成阻擋層132。根據一些實施例，阻擋層132共形地覆蓋溝槽122的內壁122a和底面122b。

根據一些實施例，阻擋層132被配置為防止形成在溝槽122中的金屬材料擴撒至介電層122內。阻擋層132包括鉭或另一合適的材料。根據一些實施例，使用物理汽相沉積工藝來形成阻擋層132。

根據一些實施例，如圖1A所示，在阻擋層132上方形成晶種層134。晶種層134包括銅(Cu)、錳(Mn)或其他合適的材料。根據一些實施例，使用物理汽相沉積工藝來形成晶種層134。根據一些實施例，如圖1A所示，在溝槽122中以及在晶種層134上方形成導電結構136。根據一些實施例，導電結構136包括導線。導電結構136包括鋁(Al)、銅(Cu)或另一合適的材料。根據一些實施例，使用鍍工藝來形成導電結構136。

根據一些實施例，如圖1A所示，在介電層120、阻擋層132、晶種層134以及導電結構136上方形成介電層140。根據一些實施例，介電層140被配置為防止導電結構136的金屬材料擴散至形成在導電結構136上方的介電層中。

根據一些實施例，介電層140包括介電材料。介電層140包括碳化硅、氮化硅或另一合適的介電材料。根據一些實施例，介電層120和140由不同的材料制成。介電層140可以包括由不同的介電材料制成的多層。可以通過化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、旋轉涂覆或另一適用的工藝來形成介電層140。

根據一些實施例，如圖1A所示，在介電層140上方形成粘合層150。粘合層150被配置為將介電層140粘附至形成在介電層140上方的另一介 電層。粘合層150包括四乙氧基硅烷(TEOS)或另一合適的材料。在一些其他實施例中，沒有形成粘合層150。

根據一些實施例，如圖1A所示，在粘合層150上方形成介電層160。根據一些實施例，介電層160覆蓋導電結構136。根據一些實施例，介電層160和140是由不同的材料制成，使得介電層160和140可以在隨后的工藝中具有蝕刻選擇性。根據一些實施例，介電層160和140以及粘合層150由不同的材料制成。

根據一些實施例，介電層160包括介電材料。介電材料的實例包括但不限于氧化物、SiO₂、硼磷硅酸鹽玻璃(BPSG)、旋涂玻璃(SOG)、未摻雜的硅酸鹽玻璃(USG)、氟化硅酸鹽玻璃(FSG)、高密等離子體(HDP)氧化物或等離子體增強TEOS(PETEOS)。

介電層160可以包括由諸如低介電常數或超低介電常數(ELK)材料的多種介電材料制成的多層。可以通過化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、旋轉涂覆或另一適用的工藝來形成介電層160。

根據一些實施例，如圖1A所示，在介電層160上方形成蝕刻停止層170。蝕刻停止層170包括氮化硅、氧化硅或另一合適的材料。根據一些實施例，使用化學汽相沉積工藝來形成蝕刻停止層170。

根據一些實施例，如圖1A所示，在蝕刻停止層170上方形成掩模層180。在一些實施例中，掩模層180包括諸如氧化硅的氧化物。在一些實施例中，掩模層180包括氮化硅、氮化鈦、聚合物材料、其他適用的材料或它們的組合。在一些實施例中，使用化學汽相沉積工藝來形成掩模層180。

根據一些實施例，如圖1A所示，在掩模層180上方形成硬掩模層190。根據一些實施例，硬掩模層190具有溝槽192和194。根據一些實施例，溝槽192和194暴露掩模層180的一部分。

用于硬掩模層190的材料包括但不限于氮化鈦、氧化硅、氮化硅(例如，Si₃N₄)、SiON、SiC、SiOC、聚合物材料或它們的組合。可以通過化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、旋轉涂覆或另一適用的工藝來形成硬掩模層190。在一些實施例中，掩模層180 和硬掩模層190由不同的材料制成，使得掩模層180和硬掩模層190可以在隨后的蝕刻工藝中具有蝕刻選擇性。

根據一些實施例，如圖1B所示，覆蓋層210形成在硬掩模層190上方并且填充至溝槽192和194內。覆蓋層210由聚合材料或另一合適的材料制成。通過涂覆工藝、CVD工藝或另一合適的工藝來形成覆蓋層210。

根據一些實施例，如圖1B所示，在覆蓋層210上方形成中間層220。在一些實施例中，中間層220由含硅材料(例如，含硅聚合材料)制成。在一些實施例中，掩模層180、硬掩模層190、覆蓋層210和中間層220由不同的材料制成，使得它們在隨后實施的蝕刻工藝中具有蝕刻選擇性。通過涂覆工藝、CVD工藝或另一合適的工藝來形成中間層220。

根據一些實施例，如圖1B所示，在中間層220上方形成光刻膠層230。光刻膠層230具有暴露中間層220的部分的開口232。根據一些實施例，光刻膠層230由光刻材料制成。通過例如涂覆工藝和光刻工藝來形成光刻膠層230。

根據一些實施例，如圖1C所示，穿過開口232，中間層220、覆蓋層210、掩模層180、蝕刻停止層170、介電層160、粘合層150和介電層140中位于開口232下面的部分被分別去除。

根據一些實施例，在去除工藝之后，形成穿過中間層220、覆蓋層210、掩模層180以及蝕刻停止層170的開口212，形成穿過介電層160和粘合層150的孔部166，以及形成穿過介電層140的通孔142。根據一些實施例，孔部166連接至開口212以及通孔142。根據一些實施例，通孔142暴露了導電結構136的部分。

根據一些實施例，開口212連接至開口232并且暴露導電結構136的部分。根據一些實施例，開口212經過溝槽194。根據一些實施例，去除工藝包括干蝕刻工藝。

在一些實施例中，在開口212和312、孔部166、通孔142的內側壁212a、232a、166a以及142a上方以及光刻膠層230的頂面234上方形成殘留物R。在一些實施例中，殘留物R形成在通過通孔142而暴露的導電結構136上方。根據一些實施例，殘留物R由覆蓋層210、中間層220和/或 光刻膠層230形成。

根據一些實施例，覆蓋層210、中間層220和/或光刻膠層230包括有機材料，并且殘留物R也包括有機材料。因此，根據一些實施例，殘留物R包括碳。

如圖1D所示，去除覆蓋層210、中間層220和光刻膠層230。根據一些實施例，去除工藝包括干蝕刻工藝或濕蝕刻工藝。根據一些實施例，干蝕刻工藝包括灰化工藝。在去除工藝之后，殘留物R可以進一步形成在掩膜層180和硬掩模層190上方。

根據一些實施例，如圖1E所示，實施蝕刻工藝以去除掩膜層180、蝕刻停止層170、介電層160中位于溝槽192和194下面的部分。蝕刻工藝之后，在介電層160中形成溝槽162和164。根據一些實施例，孔部166連接至溝槽164和通孔142。根據一些實施例，溝槽162和164、孔部166和通孔142也被稱為凹槽。

根據一些實施例，蝕刻工藝包括干蝕刻工藝。根據一些實施例，干蝕刻工藝包括等離子體蝕刻工藝。根據一些實施例，等離子體蝕刻工藝使用含碳氣體。含碳氣體包括甲烷(CH₄)、八氟環丁烷(C₄F₈)、乙炔(C₂H₂)或另一合適的氣體。

在一些實施例中，在等離子體蝕刻工藝期間，包含在含碳氣體中的一些有機單體分子被不期望地聚合從而在硬掩模層190上方以及溝槽162和164、孔部166和通孔142中形成殘留物R。根據一些實施例，殘留物R包括碳。在一些實施例中，在等離子體蝕刻工藝之后，掩膜層180的部分構成殘留物R。

根據一些實施例，如圖1E和圖1F所示，在等離子體蝕刻工藝之后，對導電結構136、介電層140、粘合層150、介電層160、蝕刻停止層170、掩模層180和硬掩模層190實施等離子體清洗工藝C。根據一些實施例，等離子體清洗工藝C被配置為清洗殘留物R。根據一些實施例，等離子體清洗工藝C使用含有二氧化碳的氣體。

根據一些實施例，使用含有二氧化碳的氣體的等離子體清洗工藝C能夠有效地氧化并且去除殘留物R。根據一些實施例，二氧化碳等離子體去 除殘留物R的能力比氬等離子體去除殘留物R的能力更好。在一些實施例中，含有二氧化碳的氣體包括純二氧化碳。在一些其他實施例中，含有二氧化碳的氣體包括二氧化碳和其他合適的氣體的混合物。

根據一些實施例，在約2mTorr至約30mTorr的范圍內的壓力以及使用約400W至約1000W的功率來實施等離子體清洗工藝C。根據一些實施例，使用約0.01W至約300W的范圍內的偏置功率來實施等離子體清洗工藝C。

根據一些實施例，如圖1F所示，等離子體清洗工藝C在導電結構136上方形成金屬氧化物層138。在一些實施例中，通過等離子體清洗工藝C，由通孔142暴露的導電結構136被氧化以形成金屬氧化物層138。因此，導電結構136和金屬氧化物層138具有相同的金屬元素，諸如銅、鎢或鋁。金屬氧化物層138包括氧化銅、三氧化鎢、氧化鋁或另一合適的金屬材料。

此后，根據一些實施例，對金屬氧化物層138、介電層140、粘合層150、介電層160、蝕刻停止層170、掩膜層180和硬掩模層190實施濕清洗工藝。根據一些實施例，清洗工藝使用包括臭氧去離子水(O₃/DI)清洗溶液的清洗溶液或SPM清洗溶液。根據一些實施例，SPM清洗溶液包括硫酸、過氧化氫溶液和純水的混合物。

在濕清洗工藝期間，金屬氧化物層138阻止導電結構136被清洗工藝損壞(或被去除)。因此，改進了導電結構136的電性能。在一些實施例中，通過濕清洗工藝去除金屬氧化物層138的部分。在其他一些實施例中(未示出)，通過濕清洗工藝去除整個金屬氧化物層138。

在一些實施例中，金屬氧化物層138的厚度T1的范圍是約至約在一些實施例中，金屬氧化物層138的厚度T1小于介電層140的厚度T2。在一些實施例中，通過氧化被通孔142暴露的導電結構136來形成金屬氧化物層138，金屬氧化物層138的寬度W1基本上等于通孔142的寬度W2。

根據一些實施例，寬度W1的范圍是約至約根據一些實施例，寬度W2的范圍是約至約在一些實施例中，金屬氧化物層138的寬度W1小于導電結構136的寬度W3。根據一些實施例，寬度 W3也被稱為線寬。

根據一些實施例，如圖1G所示，在溝槽162和164、孔部166和通孔142中形成阻擋層242。根據一些實施例，阻擋層242共形地覆蓋溝槽162和164、孔部166和通孔142的內側壁162a、164a、166a和142a以及溝槽162和164的底面162b和164b。

根據一些實施例，阻擋層242被配置為防止形成在溝槽162和164、孔部166和通孔142中的金屬材料擴散至介電層140和160以及粘合層150內。阻擋層242包括鉭或另一合適的材料。根據一些實施例，使用物理汽相沉積工藝來形成阻擋層242。

根據一些實施例，如圖1G所示，在阻擋層242上方形成晶種層244。晶種層244包括銅(Cu)、錳(Mn)或其他合適的材料。根據一些實施例，使用物理汽相沉積工藝形成晶種層244。

根據一些實施例，如圖1G所示，在溝槽162和164、孔部166和通孔142中以及晶種層244上方形成導電層246。導電層246包括鋁(Al)、銅(Cu)或其他合適的材料。根據一些實施例，使用鍍工藝形成導電層246。

根據一些實施例，如圖1H所示，去除位于溝槽162和164、孔部166和通孔142外部的阻擋層242、晶種層244和導電層246，以及去除掩膜層180和硬掩模層190。根據一些實施例，去除工藝包括平坦化工藝，諸如化學機械拋光工藝。

根據一些實施例，保留在溝槽162中的導電層246形成導電結構252。根據一些實施例，導電結構252包括導線。根據一些實施例，保留在溝槽164中的導電層246形成導電結構254。根據一些實施例，導電結構254包括導線。

在一些實施例中，導電結構252的頂面252a、導電結構254的頂面254a、介電層160的頂面168是彼此共面的。根據一些實施例，保留在孔部166和通孔142中的導電層246形成導電結構260。根據一些實施例，導電結構260包括導電通孔結構。

根據一些實施例，導電結構260穿過介電層140并且進入至介電層160內。根據一些實施例，導電結構260還穿過介電層140和介電層160之間 的粘合層150。

根據一些實施例，導電結構254位于介電層160中以及位于導電結構260上方。根據一些實施例，導電結構136位于導電結構260下面并且電連接至導電結構260。在一些實施例中，導電結構252、254、136和/或260包括導線、導電通孔結構、柵極以及其他適合的導電結構。

根據一些實施例，金屬氧化物層138設置在導電結構136和導電結構260之間。根據一些實施例，金屬氧化物層138直接與導電結構136接觸。在其他一些實施例中，沒有形成金屬氧化物層138。

在該步驟中，基本上形成半導體器件結構100。由于等離子體清洗工藝C去除了殘留物R(如圖1E所示)，改進了半導體器件結構100的電性能和產率。

根據一些實施例，提供了用于形成半導體器件結構的方法。方法(用于形成半導體器件結構)使用掩模層和蝕刻工藝在介電層中形成凹槽以及使用含有二氧化碳的氣體在介電層上方實施等離子體清洗工藝。等離子體清洗工藝能夠有效地去除有掩模層形成的殘留物，這改進了通過該方法形成的半導體器件結構的電性能和收率。

根據一些實施例，提供了用于形成半導體器件結構的方法。方法包括在半導體襯底上方形成介電層。方法包括在介電層上方形成掩模層。掩模層具有暴露介電層的部分的開口。方法包括穿過開口去除介電層的部分以在介電層中形成凹槽。方法包括去除掩模層。方法包括在介電層上方實施等離子體清洗工藝。等離子體清洗工藝使用含有二氧化碳的氣體。

根據一些實施例，提供了用于形成半導體器件結構的方法。該方法包括在半導體襯底上方形成第一導電結構。該方法包括形成位于半導體襯底上方且覆蓋第一導電結構的介電層。該方法包括在介電層上方形成掩模層。掩模層具有暴露介電層的部分的開口。該方法包括去除介電層的部分以在介電層中形成凹槽。凹槽暴露第一導電結構。該方法包括去除掩模層。該方法包括對介電層和第一導電結構實施等離子體清洗工藝以在第一導電結構上方形成金屬氧化物層。等離子體清洗工藝使用含有二氧化碳的氣體。

根據一些實施例，提供了用于形成半導體器件結構的方法。該方法包 括在半導體襯底上方形成介電層。該方法包括在介電層上方形成聚合物掩模層。聚合物掩模層具有暴露介電層的部分的開口。該方法包括去除介電層的部分以在介電層中形成凹槽。該方法包括去除聚合物掩模層。該方法包括對介電層實施等離子體清洗工藝，其中，等離子體清洗工藝使用含有二氧化碳的氣體。

上面概述了若干實施例的特征，使得本領域技術人員可以更好地理解本發明的各方面。本領域技術人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用于實施與在此所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。