一種反熔絲結構及其制造方法與流程

本發明涉及半導體器件及制造領域，特別涉及一種反熔絲結構及其制造方法。

背景技術：

反熔絲通常為三明治結構，由上下電極和中間的絕緣電介質材料組成。作為存儲器，在編程之前，反熔絲上下電極處于高阻狀態，通常會有幾百兆歐以上，代表一種存儲狀態；在編程時，上下電極之間施加編程電壓，在編程之后，中間的電介質材料被擊穿，反熔絲上下電極處于低阻狀態，通常在幾百歐姆以下，則代表另一種存儲狀態。

目前，反熔絲主要是采用平面結構，其實現面積較大，而隨著半導體工藝進程的不斷推進，平面結構無法實現小面積大容量的要求，已不能滿足器件高度集成化的要求。

技術實現要素：

有鑒于此，本發明的目的在于提供一種反熔絲結構及其制造方法，提高反熔絲的集成度。

為實現上述目的，本發明有如下技術方案：

一種反熔絲結構，包括：

半導體襯底；

半導體襯底上的鰭，鰭為下電極；

鰭表面上的柵介質層；

柵介質層上的柵極，柵極為上電極。

所述柵介質層的材料為高k介質材料。

可選的，所述柵極為多層結構，包括金屬柵極和其上的多晶硅層。

可選的，所述金屬柵極的材料為Ti、TiAl_x、TiN、TaN_x、HfN、TiC_x或TaC_x。

可選的，還包括柵極兩側的鰭中的摻雜區，摻雜區上形成有接觸。

可選的，還包括選擇器件，選擇器件包括鰭、鰭上的柵介質層以及柵極、柵極兩側的源漏區，選擇器件的源漏區與反熔絲結構摻雜區上的接觸電連接。

此外，本發明還提供了一種反熔絲結構的制造方法，包括：

提供半導體襯底，襯底上具有第一區域；

在襯底上形成鰭；

在鰭的表面上形成柵介質層；

在柵介質層上形成柵極；

第一區域用于形成反熔絲結構，第一區域上的鰭為下電極，柵極為上電極。

可選的，還包括：在柵極兩側的鰭中形成摻雜區，摻雜區上形成有接觸。

可選的，襯底上還具有第二區域，第二區域用于形成選擇器件，選擇器件的源漏區與反熔絲結構摻雜區上的接觸電連接。

可選的，所述柵介質層的材料為高k介質材料，所述柵極為多層結構，包括金屬柵極和其上的多晶硅。

本發明實施例提供的反熔絲結構及其制造方法，采用鰭式結構形成反熔絲，鰭為下電極，鰭上的柵極為上電極，基于鰭的反熔絲結構具有更小的面積和更大的容量，滿足器件高集成度的要求，同時，能與鰭式器件的很好的兼容，工藝兼容性好。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1示出了根據本發明實施例反熔絲結構的結構示意圖；

圖2根據本發明實施例的制造方法的流程圖；

圖3-圖7示出了根據本發明實施例的制造方法形成反熔絲結構的各個過程中的剖面結構示意圖。

具體實施方式

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。

在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。

其次，本發明結合示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。

正如背景技術的描述，為了提高器件的集成度，本發明提出了一種反熔絲結構，參考圖1所示，包括：

半導體襯底100；

半導體襯底100上的鰭110，鰭110為下電極；

鰭110表面上的柵介質層130；

柵介質層130上的柵極140，柵極140為上電極。

本發明的反熔絲結構，采用鰭式結構形成反熔絲，鰭為下電極，鰭上的柵極為上電極，基于鰭的反熔絲結構具有更小的面積和更大的容量，滿足器件高集成度的要求，同時，能與鰭式器件的很好的兼容，工藝兼容性好。

在本發明實施例中，所述半導體襯底100可以為Si襯底、Ge襯底等。在其他實施例中，還可以為包括其他元素半導體或化合物半導體的襯底，例 如GaAs、InP或SiC等，還可以為疊層結構，例如Si/SiGe等。

所述鰭110形成在半導體襯底上，可以由襯底本身來形成，鰭110之間形成有隔離120，隔離120形成在鰭的下部，將相鄰的器件隔離開。

所述柵介質層130和柵極140為形成鰭式場效應晶體管中的柵介質材料和柵極材料，優選的，柵介質層130的材料為高k介質材料，高k介質材料和氧化硅相比，具有高介電常數的材料，高k介質材料例如鉿基氧化物，HFO₂、HfSiO、HfSiON、HfTaO、HfTiO等；更優地，柵極為多層的結構，包括金屬柵極和其上的多晶硅，金屬柵極可以為單層或多層結構，金屬柵極的材料例如可以為Ti、TiAl_x、TiN、TaN_x、HfN、TiC_x或TaC_x或他們的疊層。具有高k介質材料的介質層以及金屬柵極的上電極的反熔絲結構，與高k/金屬柵的鰭式場效應晶體管具有很好的工藝兼容性，同時，在編程時，多晶硅層加載高電壓，在合適的電壓條件下，高k柵介質材料的柵介質層擊穿的同時，金屬柵極也可以一同被擊穿，柵極介質具有穩定的材料特性，保證了編程前的穩定性和編程后的可靠性，提高器件的性能。

此外，該反熔絲結構可以具有多柵結構，如三柵結構，多條鰭通過柵極連接起來，可以增大驅動電流，提高器件的性能。

在本發明的實施例中，柵介質層130和柵極140可以形成在鰭110的中部，同鰭式場效應晶體管，仍然在柵極140兩側的鰭中形成摻雜區，同時，在摻雜區上形成接觸，可以從摻雜區兩端的接觸獲得擊穿后的兩端的電流，以便驗證擊穿是否有效。

為了便于上述反熔絲結構的編程以及電流的讀取，在襯底上還形成有選擇器件，選擇器件可以為與反熔絲結構基本相同的鰭式場效應晶體管，包括鰭、鰭上的柵介質層以及柵極、柵極兩側的源漏區，選擇器件的柵介質層以及柵極可以與反熔絲結構的柵介質層以及柵極具有相同或不同的材料、結構，選擇器件的源漏區與反熔絲結構摻雜區上的接觸電連接，可以通過接觸之上的金屬連線層實現二者的電連接。這樣，在編程或讀取電流時，先選通選擇器件，選擇器件源漏電流流向反熔絲結構的源漏，熔絲結構的上電極施加電 壓后，實現熔絲結構的擊穿或導通，從而，實現編程或獲取編程后的導通電流。

以上對本發明的反熔絲結構的實施例進行了詳細的描述，此外，本發明還提供了上述反熔絲結構的制造方法，參考圖2所示，包括：

提供襯底，襯底上具有第一區域；

在襯底上形成鰭；

在鰭的表面上形成柵介質層；

柵介質層上的柵極；

第一區域用于形成反熔絲，第一區域上的鰭為下電極，柵極為上電極。

在該制造方法中，鰭為下電極，鰭上的柵極為上電極，能與鰭式器件的很好的兼容，工藝兼容性好，同時，形成的反熔絲結構具有更小的面積和更大的容量，滿足器件高集成度的要求。

為了更好的理解本發明技術方案和技術效果，以下將結合流程圖和附圖圖3-圖7對具體的實施例的制造方法進行詳細的描述，其中圖3-圖7為沿柵寬方向的柵極區域的剖面結構示意圖，可以參考圖1，沿圖1中柵極進行剖面，即與鰭垂直方向對柵極進行剖面的結構示意圖。

在步驟S101，提供半導體襯底100，襯底上具有第一區域，參考圖2所示。

在本發明實施例中，所述半導體襯底100可以為Si襯底、Ge襯底等。在其他實施例中，還可以為包括其他元素半導體或化合物半導體的襯底，例如GaAs、InP或SiC等，還可以為疊層結構，例如Si/SiGe等。

本實施例中，所述襯底為體硅襯底。襯底上的第一區域用于形成反熔絲結構，可以理解的是，襯底上還可以進一步具有用于形成其他器件的區域，如形成場效應晶體管的第二區域，本實施例中，第二區域上形成場效應晶體管，作為反熔絲結構的選擇器件。

在步驟S102，在襯底100上形成鰭110，參考圖3所示。

在本實施例中，具體的，首先，在襯底100上形成硬掩膜層112，硬 掩膜層112可以為單層或多層結構，例如可以為氮化硅；而后，在硬掩膜層112上形成光敏刻蝕劑，并進行曝光和顯影，以形成刻蝕圖案，接著，對硬掩膜層112進行圖案化，并去除光敏刻蝕劑；而后，以硬掩膜層112為掩蔽，進行襯底100的刻蝕，從而形成鰭110，如圖3所示。

在形成鰭110之后，形成鰭110之間的隔離120，參考圖4所示。

具體的，首先，進行隔離材料的填充，隔離材料為介質材料，例如可以為二氧化硅，填充之后，進行平坦化，如進行化學機械研磨(CMP)工藝，以硬掩膜層112為停止層；而后，可以采用濕法腐蝕，如高溫磷酸去除氮化硅的硬掩膜；接著，可以采用刻蝕技術，如濕法腐蝕，使用氫氟酸腐蝕去除一定厚度的隔離材料，保留部分的隔離材料在鰭之間，從而形成了隔離層120，如圖3所示。

該步驟中，第一區域形成的鰭用于作為反熔絲結構的下電極，第二區域形成的鰭用于形成場效應晶體管或其他器件。

在步驟S103，在鰭110的表面上形成柵介質層130，如圖5所示。

在本發明實施例中，第一區域和第二區域的柵介質層130可以選擇相同的材料形成，可以根據所要形成的器件來選擇，可以作為器件的柵介質層同時在反熔絲結構中編程時可以被擊穿，這樣，工藝集成度更高，且工藝更為簡單。當然，第一區域和第二區域的柵介質層130也可以選擇不同的介質材料分別來形成。

在本實施例中，更優地，第一區域和第二區域的柵介質層130材料都為高k介質材料，高k介質材料和氧化硅相比，具有高介電常數的材料，高k介質材料例如鉿基氧化物，HFO₂、HfSiO、HfSiON、HfTaO、HfTiO。對于第一區域的柵介質層的厚度，可以根據擊穿性能指標設定所需厚度的柵介質材料的厚度，對于第二區域的柵介質層的厚度由場效應晶體管器件的性能來確定，厚度可以在1-10nm，柵介質層可以通過ALD、PLD、MOCVD或其他合適的方法分別在第一區域和第二區域淀積所需厚度的柵介質層。在具體的器件設計中，第二區域的柵介質層的厚度要大于第一區域的柵介質層的厚度， 這樣，在反熔絲結構的柵介質層擊穿過程中，場效應晶體管器件的柵介質層不會擊穿，確保器件的正常工作。

而后，在步驟S104，在柵介質層130上形成柵極，參考圖7所示。

在本發明實施例中，第一區域和第二區域的柵極可以選擇相同的結構和材料形成，可以為單層或多層結構，可以根據所要形成的器件來選擇，可以作為器件的柵極同時在反熔絲結構作為上電極，這樣，工藝集成度更高，且工藝更為簡單。當然，第一區域和第二區域的柵極也可以選擇不同的柵材料分別來形成。

在本實施例中，更優地，第一區域和第二區域的柵極可以選擇相同的結構和材料來分別形成。具體的，首先，在柵介質層130上分別在第一區域和第二區域上形成金屬柵極1401，如圖6所示，金屬柵極1401可以為單層或多層結構，如包括金屬功函數調節層等，所述金屬柵極的材料為Ti、TiAl_x、TiN、TaN_x、HfN、TiC_x或TaC_x或他們的組合；而后，在分別在第一區域和第二區域金屬柵極1402上形成多晶硅層1402。第二區域的柵極的厚度可以大于第一區域的柵極的厚度，以使得反熔絲結構能夠承受更高的編程電壓。

在該優選的實施例中，具有高k介質材料的介質層以及金屬柵極的上電極的反熔絲結構，與高k/金屬柵的鰭式場效應晶體管具有很好的工藝兼容性，同時，在編程時，多晶硅層加載高電壓，在合適的電壓條件下，高k柵介質材料的柵介質層擊穿的同時，金屬柵極也可以一同被擊穿，可以進一步提高擊穿性能。

而后，進行圖案化，在第一區域和第二區域分別形成柵極和柵介質層。在圖案化時，可以通過刻蝕圖案，使得一條柵極連接多條鰭，形成具有多柵結構的結構，如三柵結構，多條鰭通過柵極連接起來，可以增大驅動電流，提高器件的性能。

之后，可以進行摻雜工藝，在第一區域柵極兩側的鰭中形成摻雜區，在第二區域的鰭中形成源漏區。接著，在第一區域的摻雜區和第二區域的源漏區上形成接觸，并通過之后形成的金屬連線層實現二者的電連接。以便于實 現編程或獲取編程后的導通電流。

通過在第二區域上的形成的場效應晶體管，可以作為反熔絲結構的選擇器件，便于上述反熔絲結構的編程以及電流的讀取，該選擇器件可以為與反熔絲結構基本相同的鰭式場效應晶體管，選擇器件的源漏區與反熔絲結構摻雜區上的接觸電連接，可以通過接觸之上的金屬連線層實現二者的電連接。這樣，在編程或讀取電流時，先選通選擇器件，選擇器件源漏電流流向反熔絲結構的源漏，熔絲結構的上電極施加電壓后，實現熔絲結構的擊穿或導通，從而，實現編程或獲取編程后的導通電流。至此，形成了本發明實施例的反熔絲結構。

以上所述僅是本發明的優選實施方式，雖然本發明已以較佳實施例披露如上，然而并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何的簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。