一種MOS管器件的制作方法

本發明涉及一種金屬氧化物半導體器件，尤其是一種具有雙柵極結構的金屬氧化物半導體管器件。

背景技術：

隨集成電路集成度的提高，器件尺寸逐步按比例縮小，目前特征尺寸已達到32nm量級。金屬氧化物半導體(MOS)是最常見的半導體器件，是構成各種復雜電路的基本單元。MOS晶體管基本結構包括三個主要區域：源極(source)、漏極(drain)和柵電極(gate)。其中源極和漏極是通過高摻雜形成的，根據器件類型不同，可分為n型摻雜(NMOS)和p型摻雜(PMOS)。

在器件按比例縮小的過程中，漏極電壓并不隨之減小，這就導致源/漏極間的溝道區電場的增大，在強電場作用下，電子在兩次碰撞之間會加速到比熱運動速度高許多倍的速度，由于動能很大而被稱為熱電子，從而引起熱電子效應(hot electron effect)。該效應屬于器件的小尺寸效應，會引起熱電子向柵介質層注入，形成柵電極電流和襯底電流，影響器件和電路的可靠性。

為了克服熱電子效應，有多種對MOS晶體管結構的改進方法，例如雙注入結構、埋溝結構、分立柵結構、埋漏結構等；其中研究得較多且實用價值較大的一種是輕摻雜漏(lightly doped drain；LDD)結構。LDD結構又稱輕摻雜漂移區，其作用是降低電場，可以顯著改進熱電子效應。

參見圖1，圖1是一種現有的具有LDD結構的MOS管結構示意圖。如圖所示，其包括第一導電類型重摻雜襯底1、第一導電類型重摻雜襯底1上的P型外延層2以及P型外延層2上的源極區10和漏極區13，其中源極區10與漏極區13之間設有溝道區9，漏極區13與溝道區9之間設有LDD區11，溝道區9的上方設有柵17和柵極氧化層16。這種MOS器件在高頻率時的性 能主要受限于柵極到源極的電容Cgs和漏極到源極的電容Cds。而漏極到源極的電容Cds決定于輕摻雜區(LDD區)的大小，同時LDD區也決定了開啟電阻Rdson和擊穿電壓BVdss的大小。對于該MOS管器件，要求器件在工作時，有盡可能低的漏源導通電阻Rdson，以降低器件的電流損耗和提高器件的效率，同時又要求器件在關斷狀態下，漏極和源極之間有盡可能低的漏源電容Cds，從而提高漏極和源極之間的阻抗，使器件不會產生漏電和損耗，以及，提高器件的擊穿電壓BVdss。然而實際上當管子在導通狀態時，漏源導通電阻Rdson是一個固定的量，同時受LDD區的影響，漏源導通電阻Rdson和漏源電容Cds之間成為一對難以調和的量，原因如下：為了降低器件的導通電阻Rdson，需要減少LDD區的長度，以減少源極區和漏極區之間的距離，這樣一來，器件在關斷狀態下的漏源電容Cds勢必增大，使得漏極和源極之間的阻抗減少，從而導致源、漏之間的隔斷能力變差，同時器件對電壓擺幅的阻擋能力也變差，最終不僅影響器件對交流信號的關斷能力，還降低了擊穿電壓BVdss，導致器件被擊穿的風險加大。

技術實現要素：

有鑒于此，本發明的目的在于提出一種新的MOS管器件，該MOS管器件能夠在不減少LDD區長度的情況下，降低器件在導通狀態下的漏源電阻Rdson。

根據上述目的提出的一種MOS管器件，包括襯底，形成在襯底上的源極區、漏極區和溝道區，在所述漏極區和所述溝道區之間設有LDD區，在所述溝道區的上方設有第一柵極氧化層和第一柵極，在所述LDD區的上方設有第二柵極氧化層和第二柵極，該第二柵極上施加的電壓正比于第一柵極上施加的電壓。

優選的，當MOS管為NMOS管時，在MOS管處于導通狀態下，所述第二柵極與所述第一柵極一樣施加的是正電壓，在MOS管處于關斷狀態下，所述第二柵極接地或施加負電壓。

優選的，當MOS管為PMOS管時，在MOS管處于導通狀態下，所述第二柵極與所述第一柵極一樣接地或施加負電壓，在MOS管處于關斷狀態下，所述第二柵極施加正電壓。

優選的，所述第二柵極為平行于LDD區的平板。

優選的，所述第二柵極氧化層具有覆蓋第一柵極氧化層所形成的折肩，所述第二柵極包括水平部分和位于所述第二柵極氧化層折肩上的折肩部分。

優選的，所述襯底為絕緣體上硅結構，包括底硅、二氧化硅層和體硅層，所述源極區、漏極區、溝道區和LDD區形成在所述體硅層中。

優選的，所述襯底為p型硅襯底，所述源極區、漏接區、溝道區以及LDD區制作在該p型硅襯底中，或者所述襯底上設有p型外延層，所述源極區、漏接區、溝道區以及LDD區制作在該p型外延層中。

優選的，所述襯底包括重摻的p型底硅和在該P型底硅上外延的一層輕摻的p型體硅，所述源極區、漏接區、溝道區以及LDD區制作在該體硅中，在源極區的一側設有重摻的p型下沉區，通過該p型下沉區將源極與襯底直接接地

與現有技術相比，本發明通過該第二柵極的調控，一方面可以在器件工作狀態下降低漏源導通電阻Rdson，從而降低器件的工作損耗和提高開關效率；另一方面可以在器件關斷狀態下降低漏源電容Cds，提高漏源關斷時的阻抗和擊穿電壓BVdss，從而使器件的關斷能力提高。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是一種現有的具有LDD結構的MOS管結構示意圖，

圖2是本發明第一實施方式下的MOS器件的結構示意圖，

圖3A和3B分別示意了該第一實施方式MOS管在開通和關斷狀態下的工作原理圖；

圖4是本發明第二實施方式下的MOS器件的結構示意圖，

圖5是本發明第三實施方式下的MOS器件的結構示意圖，

圖6是本發明第四實施方式下的MOS器件的結構示意圖。

具體實施方式

正如背景技術中所述，對于現有的MOS器件，要求器件在工作時，有盡可能低的漏源導通電阻Rdson，以降低器件的電流損耗和提高器件的響應速度，同時又要求器件在關斷狀態下，漏極和源極有盡可能低的漏源電容Cds和盡可能高的阻抗，使器件不會產生漏電和損耗。然而實際上當管子工作在飽和區時，漏源導通電阻Rdson是一個固定的量，同時受LDD區的影響，漏源導通電阻Rdson和漏源電容Cds之間成為一對難以調和的量，原因如下：為了降低器件的導通電阻Rdson，需要減少LDD區的長度，以減少源極區和漏極區之間的距離，這樣一來，器件在關斷狀態下的漏源電容Cds勢必增大，從而導致阻抗減少，影響器件對交流信號的關斷能力。

因此本發明所要解決的技術問題在于MOS管器件中，在不減少LDD區長度的情況下，使器件在工作狀態下的漏源導通電阻Rdson減小，從而提高管子的開關效率和減少工作狀態下的損耗。同時又使器件在關斷狀態下的漏源電容Cds減小，漏極和源極之間的阻抗增加，提高器件的擊穿電壓BVdss和防漏電能力。

為達到上述目的，本發明采用的具體技術手段為：在現有MOS管的LDD區上方，設置一個第二柵極，在該第二柵極上施加一個與第一柵極電壓成正比的第二柵極電壓，通過對LDD區的電場調控，實現LDD區的阻值調控問題，并同時起到對Cds的調制。這里的電場調控是指，由于在第二柵極上施 加一個與第一柵極成正比的電壓，在MOS管開通狀態下，該第二柵極的電位相對較高，此時在第二柵極和LDD區之間的電場方向為由上往下。LDD區的低濃度自由電子受電場的作用，往襯底的表面運動，于是大量的電子積聚在襯底表面，形成高密度自由電子區域，增加了該區域的導電能力，減少了漏源之間的總體電阻Rdson。而在MOS管關斷狀態下，該第二柵極接地或者施加一個負電壓，此時第二柵極和LDD區之間的電場方向專為由下往上，LDD區的電子在電場作用下往pn結區方向集聚，如此一來，增加了LDD區與溝道區之間的耗盡區寬度，等效增加了漏極與源極之間的介質長度，使得漏源電容Cds減小，從而增大了漏、源之間的阻抗特性，增加器件的擊穿電壓BVdss，使得MOS的開關性能提高。

下面將通過具體實施方式對本發明的技術方案做詳細描述。

請參見圖2，圖2是本發明第一實施方式下的MOS器件的結構示意圖，如圖所示，該MOS器件中，包括襯底100，形成在襯底100上的源極區110、漏極區120和溝道區130，在漏極區120和溝道區130之間的LDD區140。在溝道區130的上方設有第一柵極氧化層151和第一柵極152，在LDD區140的上方設有第二柵極氧化層153和第二柵極154。該第二柵極154上施加的電壓正比于第一柵極152上施加的電壓，即第一柵極152上施加一個正電壓時，第二柵極154也施加一個正電壓，第一柵極152接地或施加一個負電壓時，該第二柵極154也同樣接地或施加一個負電壓。具體實現該兩個柵壓的正比關系，可以通過一個雙輸出的穩壓電源，其第二輸出端與第一輸出端之間為正比關系，將第一柵極接在第一輸出端，第二柵極接在第二輸出端上。

下面以NMOS管為例，對本發明第一實施方式下的MOS管工作原理做說明。請參見圖3A和3B，圖3A和3B分別示意了該第一實施方式MOS管在開通和關斷狀態下的工作原理。如圖所示，其中襯底100為p型摻雜的襯底，源極區110和漏極區120為n型重摻區，LDD區140為n型輕摻區。首先，在MOS管開通狀態下，即第一柵極152上施加電壓Vg1>管子的開啟電壓Vth，比如5V、7V或10V等。此時溝道區130形成n型溝道131，源極和 漏極被導通。同時第二柵極154上施加一個正比于Vg1的第二柵電壓Vg2，比如5V、7V或10V等(與第一柵極電壓Vg1非一一對應)，使得第二柵極和襯底之間形成一個由上往下的電場。LDD區140中的自由電子在該電場驅動下往表面運動，形成一個自由電子的集聚區，如圖3A中所示。在此影響下，LDD區140等同形成一條與n型溝道131串連的n型通道，使得漏極到源極之間的電子遷移更加容易，形成實質上的Rdson降低，達到對Rdson調控的目的。具體漏源之間的電阻減少程度，受LDD區140摻雜濃度，第二柵壓Vg2的大小以及第二柵極氧化層153的厚度等方面的影響，當然在器件被制作完成后，上述幾個量中只有第二柵壓Vg2為可調量，因此通過對第二柵壓Vg2的調節即可實現對Rdson的調節，這種手段是在不犧牲器件其它參數的情況下實現，使得器件在關斷時得以保留原有的電容、電阻特性，從而減少引入LDD結構對MOS管子的負面影響，并且使得現有的LDD技術得以進一步的優化。

進一步地，如果當MOS管處于關斷狀態時，在第二柵極154接地或施加的電壓Vg2為負電壓。則此時相對于襯底，第二柵極處于低電位狀態，電場方向由下往上，LDD區140中的自由電子往pn結區方向移動，使LDD區140上方的n型濃度減弱，如圖3B所示。如此一來，增加了LDD區與溝道區之間的耗盡區寬度，等效增加了漏極與源極之間的介質長度，使得漏源電容Cds減小，從而增大了漏、源之間的阻抗特性，增加器件的擊穿電壓BVdss，使得MOS的開關性能提高。

對于PMOS管，其作用原理類似，只不過在管子工作時，兩個柵極接地或施加負電壓，管子關斷時施加正電壓。

請參見圖4，圖4是本發明第二實施方式下的MOS器件的結構示意圖。如圖所示，在該第二實施方式中，第二柵極154’的結構與第一實施方式中略有不同，在第一實施方式中，第二柵極154為一塊平行于襯底的平板，其材質可以是導電金屬或其他導電材料，比如多晶硅。但是在實際工藝中，由于第二柵極氧化層153覆蓋在第一柵極152上，因此會有一個折肩產生，因此 在第二實施方式中的第二柵極154’除了水平部分之外，還包括一個位于該折肩處的折肩部分。至于該折肩部分的端點，可以與下方的第一柵極氧化層152有水平重疊部分，也可以不重疊。

請參見圖5，圖5是本發明第三實施方式下的MOS器件的結構示意圖。該實施方式中，采用絕緣體上硅(Silicon on Insulator，SOI)結構代替普通的硅襯底。如圖所示，該襯底100包括底硅101、二氧化硅層102以及體硅層103。其中器件的源極、漏接、溝道區以及LDD區等都制作在體硅層103中。由于SOI結構的應用，在該實施方式中具有寄生電容小、集成度高、工藝簡單、短溝道效應小等優點。該絕緣體上硅的摻雜類型視管子的應用而定，比如在NMOS管中，體硅層103進行p型輕摻，而在PMOS管中，體硅層進行n型輕摻。

請參見圖6，圖6是本發明第四實施方式下的MOS器件的結構示意圖。如圖所示，在該實施方式中，MOS器件實質上是一種LDMOS，該LDMOS的襯底100包括重摻的p型底硅和在該P型底硅上外延的一層輕摻的p型體硅101，器件的源極、漏接、溝道區以及LDD區等都制作在該體硅101中，在源極區110的一側設置了一個重摻的p型下沉區(sinker)104，該p型下沉區104將源極直接導通至襯底100中。該第二實施方式可以將源極與襯底直接接地，避免源極使用外加的引線，因而可以降低器件因外加引線帶來的寄生電感。

上述的各個實施方式中，都只給出了作為器件主要功能區的結構，然而在實際應用中，還應當包括與源極區、漏極區歐姆接觸的源極和漏極，以及覆蓋在第一柵極、第二柵極、源極、漏極等表面的氧化層、金屬層或其它功能的外延層等層間結構和常規半導體工藝中使用金屬導電柱將源極、漏極引到器件最表面的焊接區進行對外點連接的結構。

綜上所述，本發明提出了一種MOS管器件，該MOS管器件具有兩個柵極，其中第一柵極為設置在溝道上方的控制器件開關的普通柵極，第二柵極 為設置在LDD區上方控制漏源導通電阻Rdson的新增柵極。在本發明中，通過該第二柵極的調控，一方面可以在器件工作狀態下降低漏源導通電阻Rdson，從而降低器件的工作損耗和提高開關效率；另一方面可以在器件關斷狀態下降低漏源電容Cds、提高漏源關斷電阻電阻Rdsoff和擊穿電壓BVdss，從而使器件的關斷能力提高。

對所公開的實施例的上述說明，使本領域專業技術人員能夠實現或使用本發明。對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發明的精神或范圍的情況下，在其它實施例中實現。因此，本發明將不會被限制于本文所示的實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。