半導體結構及其形成方法與流程

本發明涉及半導體技術領域，特別是涉及一種半導體結構及其形成方法。

背景技術：

晶圓級封裝(wafer level packaging，WLP)是芯片封裝方式的一種，它是在整片晶圓生產完成后，直接在晶圓上進行封裝和測試，完成之后才切割制成單顆芯片，不需要經過打線或者填膠。晶圓級封裝具有封裝尺寸小和封裝后電性能優良的優點，其還容易與晶圓制造和芯片組裝兼容，簡化生產過程，有利于控制成本。

隨著技術節點的不斷降低，銅柱凸塊封裝逐漸成為晶圓級封裝中最先進的封裝形式，成為了40nm及40nm以下節點的芯片的主流封裝方式。相比其他封裝，這種封裝方式一方面能夠使得封裝后的芯片面積大幅減小，另一方面也能夠降低引線鍵合(wire bonding)所帶來的阻抗。

如圖1所示，利用銅柱凸塊進行封裝的半導體結構包括：

芯片，圖1中僅示出了芯片中的金屬互連結構，包括：

若干金屬層1和連接金屬層1的插塞3，金屬層1之間由介質層(IMD)2隔離；

鋁層4，一端連接至金屬層1，另一端作為焊墊；

銅柱凸塊5，形成于所述焊墊上。

其中銅柱凸塊5采用電鍍形成，且涉及到對銅柱凸塊5進行熱處理。然而，發明人發現，這個熱處理過程產生的拉應力很容易超出芯片的抗拉強度，從而導致金屬層1、IMD層2或者插塞3斷裂，進而導致芯片失效。例如，圖1中在插塞3處發生斷裂(通常將其稱為裂紋6)。

為了改善這種情況，如圖2所示，發明人嘗試在金屬互連層中加入鉸鏈層7，以增加各層之間的粘附力。然而，這雖然有助于防止產生裂紋，但卻引入其他 問題，比如，鉸鏈層7的增加會使得k值變高，使得寄生電容增大，影響芯片的響應速度。

技術實現要素：

本發明的目的在于提供一種半導體結構及其形成方法，以降低銅柱凸塊封裝時易發生芯片失效的問題。

為解決上述技術問題，本發明提供一種半導體結構，包括：

前端芯片，包括金屬互連層；

位于所述前端芯片上的保護層；

位于所述保護層上的焊墊，所述焊墊與所述金屬互連層電連接；以及

位于所述焊墊上的銅柱凸塊，所述銅柱凸塊與所述焊墊電連接；

其中，所述保護層的強度小于所述前端芯片的強度。

可選的，對于所述的半導體結構，所述保護層的材質包括碳氧化硅、碳氮氧化硅。

可選的，對于所述的半導體結構，所述保護層的厚度為

可選的，對于所述的半導體結構，還包括一再分配層，所述再分配層一端貫穿所述保護層連接至金屬互連層，另一端與所述焊墊相連接。

可選的，對于所述的半導體結構，所述再分配層的材質為鋁。

可選的，對于所述的半導體結構，所述焊墊是鋁焊墊。

可選的，對于所述的半導體結構，還包括一擴散阻擋層，所述一擴散阻擋層位于所述前端芯片與保護層之間。

可選的，對于所述的半導體結構，所述擴散阻擋層的材質是摻氮的碳化硅層。

可選的，對于所述的半導體結構，所述擴散阻擋層的厚度為

相應的，本發明提供一種如上所述的半導體結構的形成方法，包括：

提供前端芯片，所述前端芯片形成有金屬互連層；

在所述前端芯片上形成一層保護層，所述保護層的強度小于或等于所述前端芯片的強度；

在所述保護層上形成焊墊，并使得所述焊墊與所述金屬互連層相連接；

在所述焊墊上形成銅柱凸塊。

可選的，對于所述的半導體結構的形成方法，采用CVD工藝形成所述保護層。

可選的，對于所述的半導體結構的形成方法，在形成所述保護層之前，還包括：在所述前端芯片上形成一層擴散阻擋層。

可選的，對于所述的半導體結構的形成方法，在所述保護層上形成焊墊，并使得所述焊墊與所述金屬互連層相連接包括：

利用刻蝕工藝形成貫穿所述保護層的通孔，暴露出金屬互連層；

形成焊墊及再分配層，所述再分配層的一端填充所述通孔并連接所述金屬互連層；另一端連接所述焊墊。

本發明提供的半導體結構及其形成方法，包括在形成有金屬互連層的前端芯片上形成保護層，在所述保護層上形成焊墊，所述焊墊與所述金屬互連層相連接；以及位于所述焊墊上的銅柱凸塊；其中，所述保護層的強度小于或等于所述前端芯片的強度。與現有技術相比，本發明中由于保護層的引入，在發生應力拉扯時，保護層可以起到釋放應力的效果，而不破壞芯片的結構，保證芯片結構的完整，同時芯片的功能也不受影響。

附圖說明

圖1為現有技術中一種半導體結構的結構示意圖；

圖2為現有技術中另一種半導體結構的結構示意圖；

圖3為本發明實施例中的半導體結構的剖面示意圖；

圖4為本發明實施例中的半導體結構的形成方法的流程流程圖；

圖5-7為本發明實施例中半導體結構在形成過程中的剖面示意圖；

圖8為本發明實施例中半導體結構釋放應力時的示意圖。

具體實施方式

下面將結合示意圖對本發明的半導體結構及其形成方法進行更詳細的描述，其中表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然實現本發明的有利效果。因此，下列描述應當被理解為 對于本領域技術人員的廣泛知道，而并不作為對本發明的限制。

在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。

本發明的核心思想是，在前端芯片與焊墊之間形成保護層，并且所述保護層的強度小于或等于所述前端芯片的強度。從而由于保護層的引入，在發生應力拉扯時，保護層可以起到釋放應力的效果，而不破壞芯片的結構，保證芯片結構的完整，同時芯片的功能也不受影響。

下面，請參考圖3-圖8，對本發明的半導體結構及其形成方法進行詳細說明。其中圖3為本發明中的半導體結構的結構示意圖；圖4為本發明中的半導體結構的形成方法的流程圖；圖5-7為本發明實施例中半導體結構在形成過程中的結構示意圖；圖8為本發明實施例中半導體結構釋放應力時的結構示意圖。

如圖3所示，本發明提供的半導體結構，包括：

前端芯片10，包括有金屬互連層；

位于所述前端芯片10上的保護層106；

位于所述保護層106上的焊墊108，所述焊墊108與所述金屬互連層電連接；

位于所述焊墊108上的銅柱凸塊110；

其中，所述保護層106的強度小于或等于所述前端芯片10的強度。所述強度即是指在外力作用下，材料或結構抵抗破壞(永久變形和斷裂)的能力。本發明中由于引入強度小于或等于前端芯片的保護層，在發生應力拉扯時，保護層可以起到釋放應力的效果，而不破壞芯片的結構，保證芯片結構的完整，同時芯片的功能也不受影響。

在本發明的較佳實施例中，所述保護層106的材質包括碳氧化硅、碳氮氧化硅等，其強度具體小于或等于前端芯片10中的金屬間介質層102、金屬層101以及插塞103等，從而當受到拉應力時，斷裂會在保護層106中發生，從而釋放應力，為了獲得較好的效果，所述保護層106的厚度為例如等。由圖3可見，由于保護層106處于前端芯片10的外部，也就是說利用這一保護層106將應力阻擋在芯片外，防止了應力對芯片內部結構 的破壞。

請繼續參考圖3，所述半導體結構還包括一再分配層(RDL，其材質為鋁)107，所述再分配層107一端貫穿所述保護層106連接至金屬互連層，另一端與所述焊墊(例如材質為鋁)108相連接。再分配層107能夠使得焊墊108與金屬層(例如材質為銅)101之間形成較好的連接。

在所述前端芯片10與保護層106之間還包括一擴散阻擋層105，所述擴散阻擋層105例如是一摻氮的碳化硅層，所述擴散阻擋層105可以有效防止金屬鋁的擴散，此外，所述擴散阻擋層105也可以歸為保護層106的一部分，即可以是保護層106與擴散阻擋層105共同作為阻擋應力拉扯的層。優選的，所述擴散阻擋層105的厚度為例如等。

下面對所述的半導體結構的形成方法進行介紹。請參考圖4，該方法包括：

首先，執行步驟S101，提供前端芯片10，所述前端芯片10形成有金屬互連層。具體的，前端芯片10包括襯底、形成于所述襯底上的器件層(例如CMOS結構)以及形成于襯底上并與器件層電連接的金屬互連層。所述金屬互連層例如是包括若干金屬層以及連接若干金屬層的插塞，金屬層之間通過金屬間介質層進行隔離，圖5中示出了兩層金屬層101及連接金屬層101的插塞103以作示意，在金屬互連層之間填充有金屬間介質層102，金屬互連層上形成有鈍化層104。所述前端芯片101的形成過程為本領域技術人員所熟知，在此不再詳細說明。當然了，由于本發明提供的方法能夠解決前端芯片10內部斷裂的問題，就不需要引入鉸鏈層。

接著，請參考圖6，執行步驟S102，在所述前端芯片10上形成一層保護層106，所述保護層106的強度小于或等于所述前端芯片10的強度。較佳的，本發明中，先在鈍化層104上形成一層擴散阻擋層105，用作防止金屬的擴散。所述擴散阻擋層105例如是一摻氮的碳化硅層，其厚度為例如等。之后在擴散阻擋層105上形成所述保護層106，例如可以采用CVD工藝形成所述保護層106，所述保護層106的材質例如可以是碳氧化硅、碳氮氧化硅等，厚度為例如等。在實際生產中，可以依據實際芯片的制程需要，對保護層106的材質、厚度等進行選擇，以及，可以更改保護層106的形成結構，例如考慮到拉應力主要集中在銅柱凸塊110下方， 可以將保護層106僅形成在對應銅柱凸塊110的區域。

之后，請參考圖7，執行步驟S103，在所述保護層106上形成焊墊108，并使得所述焊墊108與所述金屬互連層相連接。具體的，先形成鈍化層109，然后利用刻蝕工藝對鈍化層109進行開口，并形成貫穿所述保護層106、擴散阻擋層105及鈍化層104的通孔，暴露出金屬互連層；在鈍化層109中形成焊墊108及再分配層107，所述再分配層107的一端填充所述通孔并連接所述金屬互連層；另一端連接所述焊墊108。本步驟可以按照現有技術進行，本發明對此不再詳述。

最后，執行步驟S104，請參考圖3，在所述焊墊108上形成銅柱凸塊110。例如，利用電鍍工藝形成，其中涉及到熱處理過程。本步驟為本領域技術人員所熟悉，故不進行詳述。

為了更了解本發明保護層的作用，下面請參考圖8，由于銅柱凸塊110在電鍍形成時需要進行熱處理以及在后續的封裝使用過程中產生的拉應力，銅柱凸塊110正下方區域是所受拉扯力度最大的區域，很容易產生裂紋。而本發明中引入的保護層106，由于強度小于或等于所述前端芯片10的強度，因此作為了承受應力作用的結構，發生斷裂，產生裂紋111。那么由于保護層106的斷裂，很好的釋放了拉應力，另外由圖8也可看出，擴散阻擋層105也會產生裂紋111，因而能夠進一步的完成應力釋放。因此，本發明的半導體結構能夠有效避免對前端芯片10的影響，從而保證芯片結構的完整，同時芯片的功能也不受影響。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。