鰭片式雙極型半導體器件及其制造方法與流程

本發明涉及半導體技術領域，特別涉及鰭片式雙極型半導體器件及其制造方法。

背景技術：

隨著MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬-氧化物-半導體場效應晶體管)器件的尺寸逐漸減小，短溝道效應(Short Channel Effect，SCE)變成一個關鍵問題。FINFET(Fin Field-Effect Transistor，鰭式場效應晶體管)器件對溝道電荷顯示出優良的柵極控制能力，并且由于較好的靜電控制能力，可以進一步使得CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)器件的尺寸減小，例如可以減小到20nm節點以下。

BJT(Bipolar Junction Transistor，雙極結型晶體管)是重要的半導體器件，其可以利用MOSFET工藝來來實現。

技術實現要素：

本發明的發明人發現，現有技術至少存在的問題有：現有技術中基于FINFET工藝形成的BJT器件中，由于在對鰭片刻蝕時，會造成FIN側面存在缺陷，容易造成較大的漏電，并且由于發射結在FIN中或者底部，發射結面積較小，因而BJT的線性度也較差。

為了解決上述問題，本發明的發明人提出了一種鰭片式雙極型半導體器件。

根據本發明的第一方面，提供了一種鰭片式雙極型半導體器件，包括：基區，其包括位于半導體襯底中的第一部分以及位于襯底上的 與所述第一部分鄰接的第一半導體鰭片；集電區，其包括位于所述半導體襯底中的第二部分以及位于襯底上的與所述第二部分鄰接的第二半導體鰭片，其中所述第一部分與所述第二部分鄰接；以及發射區，其包括位于所述半導體襯底中的第三部分以及位于襯底上的與所述第三部分鄰接的第三半導體鰭片，其中所述第一部分與所述第三部分鄰接并形成發射結界面，所述發射結界面位于所述襯底中，其中，所述第二部分不與所述第三部分鄰接，并且所述第一半導體鰭片、第二半導體鰭片、第三半導體鰭片彼此物理地分離。

進一步，所述第三部分被所述第一部分至少部分地包圍。

進一步，所述第三部分在所述第一部分的一部分之上。

進一步，鰭片式雙極型半導體器件還包括：部分填充所述第一半導體鰭片、所述第二半導體鰭片和所述第三半導體鰭片的各個鰭片之間的空間的隔離物；所述隔離物包括位于所述各個鰭片上的襯里氧化物以及填充物。

進一步，所述第一部分與所述第二部分鄰接，并形成位于所述襯底中的集電結界面。

進一步，所述第二部分和所述第三部分為第一導電類型，所述第一部分為與所述第一導電類型不同的第二導電類型，并且所述第二半導體鰭片和所述第三半導體鰭片為第一導電類型，所述第一半導體鰭片為第二導電類型。

進一步，鰭片式雙極型半導體器件還包括：分別與所述第一半導體鰭片、所述第二半導體鰭片和所述第三半導體鰭片接觸的接觸件。

根據本發明的第二方面，提供了一種鰭片式雙極型半導體器件的制造方法，包括以下步驟：(a)提供包括彼此鄰接的第一導電類型的第一區和第二導電類型的第二區的襯底，所述第一導電類型不同于所述第二導電類型；(b)對所述襯底進行刻蝕以形成位于所述第一區中的第三區以及所述第三區上的第一組鰭片，和位于所述第二區中的第四區以及所述第四區上的第二組鰭片；(c)對所述第二組鰭片中的第一部分鰭片以及與該部分鰭片對應的第四區的第一部分執行第一摻 雜，形成第一導電類型的發射區，所述第四區的其余部分作為基區；以及(d)對所述第二組鰭片中的與所述第一部分鰭片不同的第二部分鰭片執行第二摻雜；其中，所述發射區與所述基區相鄰接，并且兩者所形成的結的界面位于所述第四區中。

進一步，以傾斜角度執行第一離子注入來實施所述第一摻雜，其中，所述傾斜角度為7-15度。

進一步，所述第一導電類型為N型而所述第二導電類型為P型，或者所述第一導電類型為P型而所述第二導電類型為N型。

進一步，刻蝕留下的第一區作為集電區，所述集電區與所述基區鄰接，并形成位于所述襯底中的集電結界面。

進一步，所述襯底還包括：在所述第一區和所述第二區上的硬掩模層；所述刻蝕還形成了在所述第一組鰭片和所述第二組鰭片上的硬掩模。

進一步，在步驟(c)和步驟(d)之間，所述制造方法還包括：(e)對所述第一組鰭片執行第三摻雜，以在所述第一組鰭片中形成接觸區。

進一步，通過第二離子注入實施所述第二摻雜，以及通過第三離子注入實施所述第三摻雜，所述第一導電類型為N型，所述第二導電類型為P型，執行所述第三離子注入以使所述第一組鰭片的導電類型為N+型，以及執行所述第二離子注入以使所述第二組鰭片中的所述第二部分鰭片的導電類型為P+型。

進一步，所述第一導電類型為P型，所述第二導電類型為N型，執行第三離子注入以使所述第一組鰭片的導電類型為P+型，以及執行第二離子注入以使所述第二組鰭片中的所述第二部分鰭片的導電類型為N+型。

進一步，在步驟(b)和步驟(c)之間，所述制造方法還包括：在所述第三區、所述第一組鰭片、所述第四區以及所述第二組鰭片上形成第一襯里氧化物。

進一步，在步驟(d)之后，所述制造方法還包括：形成第一電 介質層，所述第一電介質層部分填充各個鰭片之間的空間并露出各個鰭片的一部分；以及形成到選定的鰭片的接觸件。

進一步，在步驟(d)之后，所述制造方法還包括：形成第一電介質層，所述第一電介質層部分填充各個鰭片之間的空間并露出各個鰭片的一部分；去除各個鰭片上暴露的第一襯里氧化物；以及形成到選定的鰭片的接觸件。

進一步，所述制造方法還包括：對形成有所述鰭片的襯底執行尖峰退火處理。

進一步，所述發射區被所述基區至少部分地包圍。

進一步，所述發射區在所述基區的一部分之上。

本發明中，由于發射結界面形成在半導體襯底中，發射結界面較大，并且不存在由于刻蝕導致發射結界面存在的缺陷，因而本發明的鰭片式雙極型半導體器件的漏電流較小、線性度和電性均勻性較好，在使用該鰭片式雙極型半導體器件時，各個器件之間也更易于匹配。

通過以下參照附圖對本發明的示例性實施例的詳細描述，本發明的其它特征及其優點將會變得清楚。

附圖說明

構成說明書的一部分的附圖描述了本發明的實施例，并且連同說明書一起用于解釋本發明的原理。

參照附圖，根據下面的詳細描述，可以更加清楚地理解本發明，其中：

圖1是示意性地示出現有技術中基于FINFET工藝的BJT器件的橫截面圖。

圖2是示意性地示出根據本發明一些實施例的鰭片式雙極型半導體器件的橫截面圖。

圖3是示出根據本發明一些實施例的鰭片式雙極型半導體器件的制造方法的流程圖。

圖4A是示意性地示出根據本發明一些實施例的鰭片式雙極型半 導體器件的制造方法的一個階段的結構的橫截面圖。

圖4B是示意性地示出根據本發明一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖4C是示意性地示出根據本發明一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖4D是示意性地示出根據本發明一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖4E是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖4F是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖4G是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5A是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5B是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5C是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5D是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5E是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5F是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5G是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5H是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5I是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5J是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5K是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5L是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5M是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5N是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5O是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5P是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

圖5Q是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的一個階段的結構的橫截面圖。

具體實施方式

現在將參照附圖來詳細描述本發明的各種示例性實施例。應注意到：除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數字表達式和數值不限制本發明的范圍。

同時，應當明白，為了便于描述，附圖中所示出的各個部分的尺寸并不是按照實際的比例關系繪制的。

以下對至少一個示例性實施例的描述實際上僅僅是說明性的，決不作為對本發明及其應用或使用的任何限制。

對于相關領域普通技術人員已知的技術、方法和設備可能不作詳細討論，但在適當情況下，所述技術、方法和設備應當被視為授權說 明書的一部分。

在這里示出和討論的所有示例中，任何具體值應被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它示例可以具有不同的值。

應注意到：相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進行進一步討論。

本發明的發明人發現，現有技術基于FINFET工藝形成的BJT器件中，由于在對鰭片(FIN)刻蝕時，會造成FIN側面存在缺陷，容易造成較大的漏電。另外，由于發射結在FIN中，如圖1所示的橢圓所指示的，發射結面積較小，且發射結的界面會受到所述缺陷的影響，因而所形成BJT器件的線性度也較差。再者，由于各個FIN的發射結界面比較小，且會存在不同數量或分布的缺陷，造成各個FIN的電性存在差異，因而BJT器件中各個FIN的電性均勻性較差。在實際使用中，經常需要將兩個以上的BJT器件組合在一起使用，但是由于每個BJT器件的各個FIN的電性存在差異，因而各個BJT器件的電性之間也會存在差異，導致各個BJT器件存在失配。

圖2是示意性地示出根據本發明一些實施例的鰭片式雙極型半導體器件的橫截面圖。如圖2所示，鰭片式雙極型半導體器件2包括：基區21、集電區22和發射區23。這里，基區21包括位于半導體襯底(例如硅襯底)20中的第一部分211以及位于襯底20上的與該第一部分211鄰接的第一半導體鰭片212。集電區22包括位于半導體襯底20中的第二部分221以及位于襯底20上的與該第二部分221鄰接的第二半導體鰭片222，其中第一部分211與第二部分221鄰接。發射區23包括位于半導體襯底20中的第三部分231以及位于襯底20上的與該第三部分231鄰接的第三半導體鰭片232，其中第一部分211與該第三部分231鄰接并形成發射結界面25。該發射結界面25位于襯底20中。另外，第二部分221不與第三部分231鄰接。第一半導體鰭片212、第二半導體鰭片222、第三半導體鰭片232彼此物理地分離。 例如，第一半導體鰭片212、第二半導體鰭片222、第三半導體鰭片232可以分別用于基極、集電極和發射極。

這里，在一些實施例中，在基區21、集電區22和發射區23下可以有基礎層201。基礎層201可以由半導體材料(例如，與基區21、集電區22和發射區23相同或者不同的半導體材料)或者絕緣材料等形成。本領域技術人員還應當明白，圖2中所示的第一半導體鰭片212、第二半導體鰭片222和第三半導體鰭片232的相應數量僅是示例性的，本發明的范圍并不僅限于圖2所示出的鰭片數量。

在一些實施例中，第三部分231可以被第一部分211至少部分地包圍。圖2是橫截面圖，而實際上圖2中的第一部分、第二部分和第三部分等均為立體結構，例如，第三部分可以理想地是具有六面的長方體結構。在其它實施例中，第三部分也可以是其他形狀。這里以長方體結構的第三部分為例進行說明。在一些實施例中，第三部分231可以在第一部分211的一部分之上。在進一步的示例中，第三部分231的至少兩個面可以與第一部分211鄰接，從而使得第三部分231被第一部分211至少部分地包圍。

例如，在一個示例中，第三部分231的左面2311和下面2312分別與第一部分211鄰接，如圖2所示。在另一示例中，第三部分231的左面2311、下面2312、前面(在垂直于紙面的方向上更靠近觀察者的面，未示出)和后面(在垂直于紙面的方向上更遠離觀察者的面，未示出)四個面分別與第一部分211鄰接。在又一個示例中，第三部分231的左面、右面(與左面相對的面，未示出)、下面、前面和后面五個面分別與第一部分211鄰接。在另一示例中，還構思了第三部分231的左面、右面、前面和后面四個面分別與第一部分211鄰接，而其下面與襯底20的基礎層201鄰接。本領域技術人員將明了，對于其他形狀的第三部分，也可以有對應的第三部分的部分面與第一部分鄰接的情況，這里不再一一贅述。

如圖2所示，鰭片式雙極型半導體器件2還可以包括：部分填充第一半導體鰭片212、第二半導體鰭片222和第三半導體鰭片232的 各個鰭片之間的空間的隔離物24。該隔離物24可以包括位于各個鰭片上的可選的襯里氧化物241以及填充物242。該隔離物能夠有利于防止各個鰭片之間的不期望的電性連接，提高器件性能。

如圖2所示，第一部分211與第二部分221鄰接，并形成位于襯底20中的集電結界面26。圖2僅示出了集電結界面26的一個實施例，在另一些實施例中，與第三部分231類似地，第二部分221也可以被第一部分211至少部分地包圍。關于第二部分221被至少部分地包圍的實施例，可以參考前面所列舉的第三部分231被第一部分211至少部分地包圍的一些實施例，這里不再贅述。

在一些實施例中，第二部分221和第三部分231為第一導電類型，第一部分211為與該第一導電類型不同的第二導電類型。相應地，第二半導體鰭片222和第三半導體鰭片232為第一導電類型，第一半導體鰭片212為第二導電類型。優選地，第一、第二和第三半導體鰭片具有比相應的第一、第二、第三部分高的摻雜濃度。在所述第一和第二導電類型中，可以一種導電類型為N型或N+型(摻雜濃度不同)，另一種導電類型為P型或P+型；或者反之。在一些實施例中，第一導電類型為N型或N+型，第二導電類型為P型或P+型；或者第一導電類型為P型或P+型，第二導電類型為N型或N+型。

例如，第二部分221為N型，第三部分231為N+型，第一部分211為P型，并且第二半導體鰭片222和第三半導體鰭片232為N+型，第一半導體鰭片212為P+型。又例如，第二部分221為P型，第三部分231為P+型，第一部分211為N型，并且第二半導體鰭片222和第三半導體鰭片232為P+型，第一半導體鰭片212為N+型。

在一些實施例中，第一導電類型為N+型或P+型。即，第二部分221、第三部分231、第二半導體鰭片222和第三半導體鰭片232均為N+型，或者均為P+型。將半導體鰭片摻雜為重摻雜的N+型或P+型，有利于降低接觸電阻。

如圖2所示，鰭片式雙極型半導體器件2還可以包括：分別與第一半導體鰭片212、第二半導體鰭片222和第三半導體鰭片232接觸 的接觸件27。該接觸件27被用于與其它元件(例如，布線，如果有的話)的連接。接觸件27可以包括但不限于金屬材料或者合金，例如可以包括但不限于：鎢、鈦、鈷、和/或上述的硅化物等。

如圖2所示，鰭片式雙極型半導體器件2還可以包括層間電介質28，例如在隔離物24之上、位于相鄰的接觸件27及其相應鰭片之間。該層間電介質28可以防止各個接觸件或者各個鰭片之間的不期望的電性連接，提高器件性能。在一些實施例中，層間電介質28可以包括一種或多種絕緣材料，例如，氧化物(比如二氧化硅)、氮化物(比如氮化硅)等。

圖3是示出根據本發明一些實施例的鰭片式雙極型半導體器件的制造方法的流程圖。圖4A至圖4D是示意性地示出根據本發明一些實施例的鰭片式雙極型半導體器件的制造方法的若干階段的結構的橫截面圖。下面參考圖3和圖4A至圖4D來說明鰭片式雙極型半導體器件的制造過程。

步驟S301，提供包括彼此鄰接的第一導電類型的第一區和第二導電類型的第二區的襯底，該第一導電類型不同于該第二導電類型。例如，如圖4A所示，提供襯底20(例如硅襯底)。該襯底20可以包括第一區41和第二區42，其中，第一區41和第二區42二者的導電類型不同，例如，第一區41為N型，第二區42為P型；或者第一區41為P型，第二區42為N型。此外，圖4A中還示出了可選的在第一區41和第二區42之下的基礎層201。

步驟S302，對襯底進行刻蝕以形成位于第一區中的第三區以及該第三區上的第一組鰭片，和位于第二區中的第四區以及該第四區上的第二組鰭片。例如，如圖4B所示，對襯底刻蝕以形成第三區43以及第一組鰭片401，和第四區44以及第二組鰭片402。在一個實施方式中，可以通過如下工藝形成圖4B所示的結構：在襯底上形成圖案化的硬掩模層(未示出)，以該硬掩模層作為阻擋層，對襯底進行刻蝕，從而形成第三區43以及第一組鰭片401，和第四區44以及第二組鰭片402。在另一實施例中，可以利用STI(Shallow Trench Isolation，淺溝槽隔離)工藝形成圖4B所示的結構。本領域技術人員應該理解，本發明的制造方法的各個階段的結構示意圖中示出的鰭片的數量僅是示例性的，本發明的范圍并不僅限于各圖(例如圖4B)中所示出的鰭片的數量。

在一些實施例中，襯底還可以包括：在第一區和第二區上的硬掩模層(未示出)；從而這里的刻蝕還形成了在第一組鰭片和第二組鰭片上的硬掩模411(如圖4E所示)。在一些實施例中，該硬掩模411可以為氮化硅。在后續步驟中，可選地，硬掩模411可以被去除。

步驟S303，對第二組鰭片中的第一部分鰭片以及與該部分鰭片對應的第四區的第一部分執行第一摻雜，形成第一導電類型的發射區，第四區的其余部分作為基區；其中，發射區與基區相鄰接，并且兩者所形成的結的界面位于第四區襯底中。例如，如圖4C所示，利用圖案化的掩模45(例如光致抗蝕劑)(例如，其可以將不需要執行第一摻雜的結構部分覆蓋)，對第一部分鰭片4021以及與該部分鰭片對應的第四區的第一部分231執行第一摻雜，從而使得被摻雜的部分形成發射區。然后可以去除該掩模45。在一些實施例中，以傾斜角度執行第一離子注入來實施第一摻雜。這里，傾斜角度是指入射的離子束與襯底表面(或者主表面)的法線的夾角。優選地，該傾斜角度可以為7-15度，例如10度、12度等。在另一些實施例中，也可以利用其它工藝(例如，擴散)來執行第一摻雜。摻雜后的第一部分鰭片4021可以對應于圖2中的第三半導體鰭片232，并可用于與發射極電極形成接觸。如圖4C所示，發射區與基區相鄰接，并且兩者所形成的結(即發射結)的界面(如附圖標記25所指示的，但不限于此)位于第四區44中。在一些實施例中，發射區被基區至少部分地包圍。在另一些實施例中，發射區在基區的一部分之上。

刻蝕留下的第一區(在該示例中即，第三區43和第一組鰭片401)可以作為集電區。該集電區與基區鄰接，并形成位于鰭片之下的襯底中的集電結界面26，如圖4C所示。然而，應當理解，這僅僅是示例性的，而不是限制性的。在一些其它實施例中，集電區可以被基區至 少部分地包圍，從而可以增加集電結界面。

在一些實施例中，第一導電類型可以為N型，第二導電類型可以為P型。第一離子注入的工藝條件可以包括：用于該注入的源材料包含砷，注入能量可以為8K-20KeV(例如，10KeV、13KeV、17KeV等)，注入濃度可以為1.0×10¹⁴-2.0×10¹⁵atom/cm³(例如，5.0×10¹⁴atom/cm³、1.0×10¹⁵atom/cm³、1.5×10¹⁵atom/cm³等)。

在另一些實施例中，第一導電類型可以為P型，第二導電類型可以為N型。第一離子注入的工藝條件可以包括：用于該注入的源材料包含氟化硼(這里注入的雜質離子為氟化硼離子)，能量為3K～10KeV(例如，5KeV、7KeV、9KeV等)，注入濃度可以為1.0×10¹⁴-2.0×10¹⁵atom/cm³(例如，5.0×10¹⁴atom/cm³、1.0×10¹⁵atom/cm³、1.5×10¹⁵atom/cm³等)；或者注入的源材料包含氟化硼(這里注入的雜質離子為硼離子)，注入能量可以為1K～4KeV(例如2KeV、3KeV等)，注入濃度可以為5.0×10¹⁴-3.0×10¹⁵atom/cm³(例如，8.0×10¹⁴atom/cm³、1.0×10¹⁵atom/cm³、2.0×10¹⁵atom/cm³等)。

步驟S304，對第二組鰭片中的與第一部分鰭片不同的第二部分鰭片執行第二摻雜。例如，如圖4D所示，利用圖案化的掩模(例如光致抗蝕劑)46(例如，其可以將不需要摻雜的結構部分覆蓋)，對第二組鰭片中的第二部分鰭片4022執行第二摻雜。然后，可以去除該掩模46。例如可以利用離子注入或者擴散工藝等執行該第二摻雜。

至此，形成了本發明一些實施例的鰭片式雙極型半導體器件。由于發射結界面形成在半導體襯底中，發射結界面較大，并且不存在由于刻蝕導致的發射結界面存在的缺陷。因而，本發明的鰭片式雙極型半導體器件的漏電流較小、線性度和電性均勻性較好。在使用根據本發明的鰭片式雙極型半導體器件時，各個器件之間也更易于匹配。

在一些實施例中，在步驟303和步驟304之間，還包括：對第一組鰭片401執行第三摻雜，以在第一組鰭片中形成接觸區。例如，如圖4F所示，利用圖案化的掩模47(例如，其將不需要執行第三摻雜的結構部分覆蓋)，對第一組鰭片401執行第三摻雜(例如，通過離 子注入或擴散工藝)。之后，可以去除掩模47。

在一些實施例中，通過第二離子注入實施第二摻雜，以及通過第三離子注入實施第三摻雜。這里第一導電類型可以為N型，第二導電類型可以為P型。在一個示例中，可以執行第三離子注入以使第一組鰭片的導電類型為N+型，以及執行第二離子注入以使第二組鰭片中的第二部分鰭片的導電類型為P+型。在一個示例中，優選地，第三離子注入的條件可以包括：用于注入的源材料包含砷，注入能量可以為2K-7KeV(例如，3KeV、5KeV等)，注入濃度可以為5.0×10¹⁴-3.0×10¹⁵atom/cm³(例如1.0×10¹⁵atom/cm³、2.0×10¹⁵atom/cm³等)。在另一示例中，用于注入的源材料包含磷，注入能量可以為1K-5KeV(例如2KeV、4KeV等)，注入濃度可以為5.0×10¹⁴-3.0×10¹⁵atom/cm³(例如1.0×10¹⁵atom/cm³、2.0×10¹⁵atom/cm³等)。在一個示例中，第二離子注入的條件可以包括：用于注入的源材料包含氟化硼(這里注入的雜質離子為氟化硼離子)，注入能量可以為4K-8KeV(例如5KeV、7KeV等)，注入濃度可以為5.0×10¹⁴-3.0×10¹⁵atom/cm³(例如1.0×10¹⁵atom/cm³、2.0×10¹⁵atom/cm³等)。在另一示例中，用于注入的源材料包含氟化硼(這里注入的雜質離子為硼離子)，注入能量可以為1K-4KeV(例如2KeV、3KeV等)，注入濃度為5.0×10¹⁴-3.0×10¹⁵atom/cm³(例如1.0×10¹⁵atom/cm³、2.0×10¹⁵atom/cm³等)。

在另一些實施例中，通過第二離子注入實施第二摻雜，以及通過第三離子注入實施第三摻雜。這里第一導電類型可以為P型，第二導電類型可以為N型。在一個示例中，可以執行第三離子注入以使第一組鰭片的導電類型為P+型，以及執行第二離子注入以使第二組鰭片中的第二部分鰭片的導電類型為N+型。在一個示例中，優選地，第三離子注入的條件包括：用于注入的源材料包含氟化硼(這里注入的雜質離子為氟化硼離子)，注入能量可以為4K-8KeV(例如5KeV、7KeV等)，注入濃度可以為5.0×10¹⁴-3.0×10¹⁵atom/cm³(例如1.0×10¹⁵atom/cm³、2.0×10¹⁵atom/cm³等)。在另一示例中，用于注入的源材料包含氟化硼(這里注入的雜質離子為硼離子)，注入能量可以為 1K-4KeV(例如2KeV、3KeV等)，注入濃度可以為5.0×10¹⁴-3.0×10¹⁵atom/cm³(例如1.0×10¹⁵atom/cm³、2.0×10¹⁵atom/cm³等)。在一個示例中，第二離子注入的條件包括：用于注入的源材料包含砷，注入能量可以為2K-7KeV(例如，3KeV、5KeV等)，注入濃度可以為5.0×10¹⁴-3.0×10¹⁵atom/cm³(例如1.0×10¹⁵atom/cm³、2.0×10¹⁵atom/cm³等)。在另一示例中，用于注入的源材料包含磷，注入能量可以為1K-5KeV(例如2KeV、4KeV等)，注入濃度為5.0×10¹⁴-3.0×10¹⁵atom/cm³(例如1.0×10¹⁵atom/cm³、2.0×10¹⁵atom/cm³等)。

在一些實施例中，可選地，在步驟302和步驟303之間，制造過程還可以包括：在第三區、第一組鰭片、第四區以及第二組鰭片上形成第一襯里氧化物241。該第一襯里氧化物覆蓋第三區、第一組鰭片、第四區以及第二組鰭片。

在一些實施例中，在步驟304之后，制造過程還可以包括：如圖4G所示，形成第一電介質層242，該第一電介質層242部分填充各個鰭片之間的空間并露出各個鰭片的一部分；可選地去除鰭片上的硬掩模(如果有硬掩模的話)；以及形成到選定的鰭片的接觸件(例如，見圖2)。

在另一些實施例中，在步驟304之后，制造過程還可以包括：如圖4G所示，形成第一電介質層242，該第一電介質層242部分填充各個鰭片之間的空間并露出各個鰭片的一部分；去除各個鰭片上暴露的第一襯里氧化物241以及可選地去除鰭片上的硬掩模(如果有硬掩模的話)；以及形成到選定的鰭片的接觸件(例如，見圖2)。

圖5A至圖5Q是示意性地示出根據本發明另一些實施例的鰭片式雙極型半導體器件的制造方法的各個階段的結構的橫截面圖。下面結合圖5A至圖5Q描述該鰭片式雙極型半導體器件的制造過程。

首先，如圖5A所示，提供襯底20，例如硅襯底，在該襯底沉積形成犧牲氧化物層502(例如二氧化硅)。

接下來，如圖5B所示，對襯底進行摻雜，形成彼此鄰接的第一導電類型的第一區41和第二導電類型的第二區42，該第一導電類型 不同于該第二導電類型。例如，可以在犧牲氧化物層502上形成覆蓋后續將要形成第二區的圖案化的第一掩模(例如光致抗蝕劑)作為阻擋層，對未被阻擋的將要形成第一區的襯底部分執行離子注入以形成第一區，去除該第一掩模，然后在犧牲氧化物層502上形成覆蓋襯底的第一區的第二掩模作為阻擋層，對未被阻擋的將要形成第二區的襯底部分執行離子注入以形成第二區，然后可以去除該第二掩模。至此，形成了包括彼此鄰接的第一導電類型的第一區和第二導電類型的第二區的襯底。此外，圖5B中還示出了襯底20的可選的基礎層201。

在一些實施例中，第一導電類型可以為N型，第二導電類型可以為P型；或者第一導電類型可以為P型，第二導電類型可以為N型。在一個示例中，通過離子注入形成N型第一區或者N型第二區的條件可以包括：用于注入的源材料包含磷，注入能量可以為100K-180KeV(例如130KeV、150KeV等)，注入濃度可以為5.0×10²-5.0×10³atom/cm³(例如1.0×10³atom/cm³、3.0×10³atom/cm³等)。在另一個示例中，通過離子注入形成P型第二區或者P型第一區的條件可以包括：用于注入的源材料包含硼，注入能量可以為30K-70KeV(例如40KeV、50KeV、60KeV等)，注入濃度可以為5.0×10¹²-1.0×10¹⁴atom/cm³(例如1.0×10¹³atom/cm³、5.0×10¹³atom/cm³等)。

接下來，對形成有第一區和第二區的襯底執行退火處理。例如，該退火處理可以為快速熱退火(Rapid Thermal Annealing，RTA)，其中，RTA的條件可以包括：退火溫度可以為950-1050℃，退火時間可以為5-20s。經過退火處理，可以激活第一區和第二區中的雜質。

接下來，如圖5C所示，在犧牲氧化物層502上沉積形成硬掩模層503(例如氮化硅)，從而形成還包括在第一區和第二區上的硬掩模層的襯底。

接下來，如圖5D所示，對襯底進行刻蝕以形成位于第一區中的第三區43以及該第三區上的第一組鰭片401，和位于第二區中的第四區44以及該第四區上的第二組鰭片402，其中，第二組鰭片402包括第一部分鰭片4021和第二部分鰭片4022。這里的刻蝕還形成了在第 一組鰭片和第二組鰭片上的硬掩模503。

接下來，如圖5D所示，在第三區43、第一組鰭片401、第四區44以及第二組鰭片402上形成第一襯里氧化物241。

接下來，如圖5E所示，對第二組鰭片中的第一部分鰭片4021以及與該部分鰭片對應的第四區的第一部分231執行第一摻雜，形成第一導電類型的發射區，第四區的其余部分作為基區(即，區域211和第二部分鰭片4022)。摻雜后的第一部分鰭片4021可以對應于圖2中的第三半導體鰭片232，并可用于與發射極電極形成接觸。

接下來，如圖5F，在各個鰭片之間以及各個鰭片上形成第一電介質層242，例如，利用FCVD(FlowableChemical Vapor Deposition，流動的化學氣相沉積)工藝沉積形成第一電介質層242，該第一電介質層242用作填充物，例如二氧化硅。

接下來，如圖5G所示，平坦化第一電介質層242。例如，以鰭片頂部上的第一襯里氧化物241作為停止層，利用CMP(Chemical Mechanical Planarization，化學機械平坦化)工藝執行這里的平坦化操作。又例如，也可以以硬掩模503作為停止層，執行平坦化處理。

接下來，如圖5H所示，刻蝕第一電介質層242以形成凹陷504，使得該第一電介質層部分填充各個鰭片之間的空間并露出各個鰭片的一部分。

接下來，如圖5I所示，例如，利用刻蝕等工藝去除各個鰭片上的硬掩模503和暴露的第一襯里氧化物241。在該實施例中，犧牲氧化物層502也被去除。

接下來，如圖5J所示，在第一電介質層242和暴露的鰭片上沉積形成第二襯里氧化物505(例如二氧化硅)，用于對經過刻蝕的鰭片表面進行修復。

接下來，如圖5K所示，對第一組鰭片401執行第三摻雜，以在第一組鰭片中形成接觸區。被摻雜后的該第一組鰭片401可以對應于圖2中的第二半導體鰭片222，并可用于與集電極電極形成接觸。

接下來，如圖5L所示，對第二組鰭片中的與第一部分鰭片4021 不同的第二部分鰭片4022執行第二摻雜。被摻雜后的第二部分鰭片4022可以對應于圖2中的第一半導體鰭片212，并可用于與基極電極形成接觸。

接下來，對形成有鰭片的襯底執行尖峰退火處理，例如，該尖峰退火處理的溫度可以為1000-1050℃。所述退火處理可以用于激活鰭片中的雜質。

接下來，如圖5M所示，在第一電介質層242和各個鰭片上沉積層間電介質28。由于在前面的步驟中形成了第二襯里氧化物505，因此可以在第二襯里氧化物505上沉積層間電介質28。在另一些實施例中，如果在前面的步驟中沒有形成第二襯里氧化物505，則可以直接在第一電介質層242和各個鰭片上沉積層間電介質28。例如，該層間電介質可以為氧化物、氮化物等。

接下來，如圖5N所示，選擇性地刻蝕層間電介質28以形成第一凹陷5061、第二凹陷5062和第三凹陷5063，使得集電區、基區和發射區上的選定的鰭片的一部分分別暴露在第一凹陷5061、第二凹陷5062和第三凹陷5063中。

接下來，形成到所暴露的鰭片的接觸件。

在一些實施例中，可以參考圖5O至圖5Q來描述形成接觸件的過程。

如圖5O所示，第一凹陷5061、第二凹陷5062和第三凹陷5063中的鰭片的暴露部分上形成金屬硅化物507。在一個實施例中，可以利用自對準金屬硅化物制作工藝(salicide)形成該金屬硅化物507。例如，可以先在各個凹陷中沉積金屬，然后對該金屬進行刻蝕，并且該金屬與鰭片進行反應形成金屬硅化物507(例如鈦/硅合金或者鈷/硅合金等)。該金屬硅化物可以降低金屬與鰭片的接觸電阻。

接下來，如圖5P所示，在層間電介質28上沉積金屬層27，使得該金屬層27完全填充第一凹陷、第二凹陷和第三凹陷。例如，該金屬可以包括：鎢、鈦、鈷等。

接下來，如圖5Q所示，平坦化金屬層使得各個凹陷中的金屬層 被層間電介質物理地隔離，以形成接觸件27。

至此形成了根據本發明另一些實施例的鰭片式雙極型半導體器件。

在另一些實施例中，也可以不用首先形成金屬硅化物，而是直接在層間電介質28上沉積金屬層27來完全填充第一凹陷、第二凹陷和第三凹陷，再對金屬層進行平坦化處理以形成鰭片式雙極型半導體器件。

至此，已經詳細描述了根據本發明的制造半導體器件的方法和所形成的半導體器件。為了避免遮蔽本發明的構思，沒有描述本領域所公知的一些細節。本領域技術人員根據上面的描述，完全可以明白如何實施這里公開的技術方案。還應理解，本公開的各實施例的特征可以自由地進行組合以獲得不同優點。

根據本公開的實施例，發射結界面形成在半導體襯底中，因此發射結界面較大。另外，根據本公開的實施例，消除了由于鰭片的刻蝕導致發射結界面存在的缺陷。根據本公開的鰭片式雙極型半導體器件的漏電流較小、線性度和電性均勻性較好。因而，在使用根據本公開的鰭片式雙極型半導體器件時，各個器件之間也易于匹配。

雖然已經通過示例對本發明的一些特定實施例進行了詳細說明，但是本領域的技術人員應該理解，以上示例僅是為了進行說明，而不是為了限制本發明的范圍。本領域的技術人員應該理解，可在不脫離本發明的范圍和精神的情況下，對以上實施例進行修改。本發明的范圍由所附權利要求來限定。