一種外延結構及方法與流程

本發明涉及半導體制造領域，特別涉及一種外延結構及方法。

背景技術：

在半導體制造領域，外延指在單晶襯底上生長一層有一定要求的、與襯底晶向相同的單晶層，猶如原來的晶體向外延伸了一段，也稱外延生長。

外延生長是半導體制造領域的重要組成部分。外延生長的新單晶層可在導電類型、電阻率等方面與襯底不同，還可以生長不同厚度和不同要求的多層單晶，從而大大提高器件設計的靈活性和器件的性能。外延工藝還廣泛用于大規模集成電路中改善材料質量方面等，例如，當要獲得的外延層的材料的高質量單晶襯底較難獲得，或者為了降低成本時，可以采用晶格失配度低的其他材料單晶襯底進行外延，以獲得所需的高質量外延層。

但是，當晶格失配度超過2％時，例如，氮化鎵(GaN)與碳化硅(SiC)襯底有3.5％的失配度，傳統技術難以獲得高質量的外延層。現有技術通過側向外延過生長LEO技術解決了上述問題，該技術包括：用具有開口圖案的掩膜掩蓋襯底，然后生長外延層，使外延層穿過開口并側向生長到掩膜之上。測試發現側向生長到掩膜之上的外延層的質量，比開口處的外延層的質量高。然而，當外延層與襯底的失配度超過4％時，LEO技術也難以獲得高質量外延層。

技術實現要素：

本發明提供了一種外延結構及方法，以解決現有外延技術難以在失配度超過4％的襯底上制備出高質量外延層的問題。

本發明提供了一種外延結構，包括：

襯底；

第一掩膜層，位于所述襯底的表面之上，所述第一掩膜層具有至少一 個第一開口，以暴露所述襯底的表面；

第二掩膜層，位于所述第一掩膜層之上，第一開口寬度≤所述第二掩膜層厚度≤第一開口寬度的3倍，所述第二掩膜層具有位于第一開口之上且與第一開口的中心位置不重疊的第二開口，第二開口寬度大于第一開口寬度；

第三掩膜層，位于所述第二掩膜層之上，所述第三掩膜層具有位于第二開口之上且與第一開口的中心位置不重疊的第三開口，所述第三開口與所述第一開口之間的橫向間距≤2倍第一開口寬度或2倍第三開口寬度，所述第三開口寬度小于所述第二開口寬度；

外延層，包括第一開口、第二開口和第三開口中的外延層部分以及第三掩膜層之上的外延層部分。

優選的，所述第一開口寬度與第三開口寬度的比值范圍為50％至150％。

優選的，所述第三掩膜層之上的外延層部分為第三開口之上的凸起外延層，用于制作FINFET MOS器件。

優選的，所述第三掩膜層之上的外延層部分為第三掩膜層之上的平整外延層，用于制作平面器件。

優選的，所述第一開口、第三開口的深寬比為：8≥深寬比≥1。

一種外延方法，包括：

提供襯底；

在所述襯底上形成具有第一開口的第一掩膜層；

淀積第二掩膜層，第一開口寬度≤所述第二掩膜層厚度≤第一開口寬度的3倍；

在第二掩膜層之上形成具有第三開口的第三掩膜層，所述第三開口與第一開口的中心位置不重疊，所述第三開口與所述第一開口的中心位置之間的橫向間距≤2倍第一開口寬度或2倍第三開口寬度；

進行刻蝕，直至完全暴露第一開口處襯底；

進行外延生長。

優選的，所述第二掩膜層與第一掩膜層及第三掩膜層的選擇刻蝕比≥20，且第二掩膜層刻蝕速率最大。

優選的，所述進行外延生長還包括：

進行外延生長前高速生長一定厚度緩沖層。

優選的，所述進行刻蝕，直至完全暴露第一開口處襯底還包括：

刻蝕襯底，以形成圖形襯底。

優選的，所述進行外延生長的外延層與襯底之間的晶格失配度≥4％，且晶格失配度≤25％。

本發明提供了一種外延結構及方法，該外延結構包括位于襯底之上的第一掩膜層，所述掩膜層具有第一開口暴露所述襯底的表面；以及位于第一掩膜層之上且厚度介于第一開口寬度與3倍第一開口寬度之間的第二掩膜層，該第二掩膜層具有位于第一開口之上且中心位置不與第一開口中心位置重疊的第二開口，所述第二開口寬度大于第一開口；以及位于第二掩膜層之上的第三掩膜層，該第三掩膜層具有位于第二開口之上且與第一開口中心位置不重疊的第三開口，所述第三開口寬度小于所述第二開口寬度，且所述第三開口與所述第一開口之間的橫向間距≤2倍第一開口寬度或2倍第三開口寬度；以及位于第一開口、第二開口、第三開口中和第三掩膜層之上的外延層部分。根據LEO技術原理，第二開口與第一開口不重疊的部分能外延生長出晶格質量優于第一開口處的外延層，并且第三開口之外的第三掩膜層能限制第二開口中的外延位錯等缺陷向上延伸，同時，第三開口之外的第三掩膜層之上能外延生長出晶格質量優于第三開口處的外延層，使得根據本發明提供的外延結構能在晶格失配度超過4％的襯底上制備出高質量的外延層。

附圖說明

為了更清楚地說明本申請實施例或現有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明中記載的一些實施例，對于本領域普通技術人員來講，還可以根據這些附圖獲得其他的附圖。

圖1為現有技術中LEO技術外延結構的截面結構示意圖；

圖2為根據本發明實施例提供的外延結構的截面結構示意圖；

圖3為根據本發明實施例提供的外延方法的流程圖；

圖4為根據本發明實施例一提供的外延結構的截面立體結構示意圖；

圖5至圖9為根據本發明實施例一提供的外延方法的外延過程中器件截面結構示意圖；

圖10為根據本發明實施例一提供的外延結構的另一種截面結構示意圖；

圖11為根據本發明實施例二提供的外延結構的一種截面結構示意圖；

圖12至圖13為根據本發明實施例三提供的外延方法的外延過程中器件截面結構示意圖；

圖14為根據本發明實施例三提供的外延方法的流程圖；

圖15為根據本發明實施例一提供的外延結構與現有技術的外延結構的X射線雙晶衍射曲線。

具體實施方式

下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。

此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。

為了更好地理解本發明，下面首先對現有技術中為在失配度超過2％的襯底上獲得高質量外延層的方法進行簡單說明。現有技術中為解決上述問題，通常采用LEO技術來獲得高質量外延層，利用該技術獲得的外延結構 包括：在襯底上形成具有開口的掩膜層以及在其上的外延層，如圖1所示。形成該外延結構的方法包括：預先在襯底上沉積掩膜層或在緩沖層上沉積掩膜層并制成圖形襯底，然后進行外延薄膜生長。

本發明提供的一種外延結構及方法，通過兩次利用圖形襯底位錯限制效應達到抑制位錯向上延伸，并在第二次圖形襯底上制備高質量外延層，如圖2所示，以下將結合具體的實施例對該工藝方法進行詳細的說明。

實施例一

在本實施例中，所述第一開口1101、第二開口1201、第三開口1301為溝槽圖形。

一種外延結構，包括：襯底100；以及位于所述襯底的表面之上的第一掩膜層110，所述第一掩膜層110具有至少一個第一溝槽圖形，以暴露所述襯底的表面；以及，第二掩膜層120，位于所述第一掩膜層110之上，所述第二掩膜層120厚度為第一溝槽圖形寬度的2倍，所述第二掩膜層120具有位于第一溝槽圖形之上且與第一溝槽圖形的中心位置不重疊的第二溝槽圖形，第二溝槽圖形寬度為第一溝槽圖形寬度的3倍；以及，第三掩膜層130，位于所述第二掩膜層120之上，所述第三掩膜層130具有位于第二溝槽圖形之上且與第一溝槽圖形的中心位置不重疊的第三溝槽圖形，所述第三溝槽圖形與所述第一溝槽圖形之間的橫向間距為第一溝槽圖形寬度的2倍，所述第三溝槽圖形寬度與所述第一溝槽圖形寬度相等；以及，外延層140，包括第一溝槽圖形、第二溝槽圖形和第三溝槽圖形中的外延層部分和第三溝槽圖形之上凸起的外延層部分。該凸起外延層可以用于制作FINFET MOS器件，如圖9所示。需要說明的是，該外延層140的凸起部分可以通過外延生長自然形成，無需特殊處理，例如，利用MOCVD生長三五族材料時，三五族材料的垂直生長速度遠遠快于橫向生長速度，可以形成該凸起部分；此外，還可以通過特殊工藝形成該凸起部分，例如，采用本發明提供的外延方法，當外延層140剛好填滿第三溝槽時，選擇對第三掩膜層具有高選擇刻蝕比的刻蝕液，腐蝕一定厚度的第三掩膜層130，以形成該凸起部分。其中，所述第一掩膜層110為氮化硅薄膜，第二掩膜 層120為二氧化硅薄膜，第三掩膜層130為氮化硅薄膜。一種外延結構的截面立體結構示意圖如圖4所示。

實現所示外延結構的外延方法的流程圖如圖3所示，該外延方法包括：

步驟S01，提供襯底100；

步驟S02，在所述襯底100上形成具有第一溝槽圖形的第一掩膜層110，如圖5所示；

步驟S03，淀積第二掩膜層120，所述第二掩膜層120厚度為第一溝槽圖形寬度的2倍，如圖6所示；

步驟S04，在第二掩膜層120之上形成具有第三溝槽圖形的第三掩膜層130，所述第三溝槽圖形與第一溝槽圖形的中心位置不重疊，所述第三溝槽圖形與所述第一溝槽圖形的中心位置之間的橫向間距為第一溝槽圖形寬度的2倍，如圖7所示；

步驟S05，進行刻蝕，直至完全暴露第一溝槽圖形處襯底，如圖8所示；

步驟S06，進行外延生長，參考圖9所示。

需要強調的是，所述第二掩膜層120的材質與所述第一掩膜層110、所述第三掩膜層130的材質不同，并且，第一掩膜層110要作為第二掩膜層120的刻蝕停止層，且刻蝕第二掩膜層120時盡量不傷害第三掩膜層130，即第二掩膜層120的刻蝕速率最大。進一步的，第二掩膜層120的刻蝕液對襯底100具有清洗作用，用于去除襯底100表面的自然氧化層或污染物，以保證外延質量。例如，所述襯底100為硅襯底，所述第一掩膜層110可以為采用PECVD法沉積的氮化硅薄膜，所述第二掩膜層120可以為采用CVD法沉積的二氧化硅薄膜，所述第三掩膜層130可以為采用PECVD法沉積的氮化硅薄膜。所述外延層140為III-V族材料層、鍺層、錫層或者鍺錫合金層。該外延層140與襯底100的晶格失配度可以超過4％，現有的外延方法無法獲得高質量的外延層140。

此外，所述刻蝕為各向同性刻蝕且為過刻蝕，以確保第一溝槽圖形處填充的第二掩膜層120材料被全部去除，還要確保保留部分第二掩膜層用來作為第三掩膜層130的支持部分。同時，二氧化硅的刻蝕液含有氫氟酸 可以去除硅襯底表面的自然氧化層，去除第一溝槽圖形中二氧化硅時能獲得新鮮的硅襯底表面，有利于在襯底100表面進行外延生長。

進一步的，為了獲得高質量的外延層140，所述第一溝槽圖形和/或第三溝槽圖形的深寬比大于1。

需要說明的是，上述三層掩膜層要保證在外延條件下能保持穩定，例如這三層掩膜層的軟化溫度應當高于外延溫度。

當然所述硅襯底不僅僅局限于體硅襯底，還可是絕緣體上硅SOI襯底等，這里不做限定。此外，由于第一掩膜層110具有圖形，在形成第二掩膜層120時表面可能不平整，如果后續步驟對襯底100表面平整度要求高時，可以通過化學機械平坦化CMP等工藝對第二掩膜層120進行平坦化處理，這里不進行詳細說明。

此外，所述外延層140，還可以為包括第一溝槽圖形、第二溝槽圖形和第三溝槽圖形中的外延層部分和第三掩膜層130之上的表面平整的外延層部分，如圖10所示，這里不做限定。

實施例二

一種外延結構，如實施例一所述，所不同的是，所述第一開口1101、第二開口1201、第三開口1301為圓孔圖形；靠近襯底100的外延部分還包括一定厚度的高速生長的緩沖層1401；第三掩膜層130之上為表面平整的外延層結構。具體的，一種外延結構包括：襯底100；以及位于所述襯底100的表面之上的第一掩膜層110，所述第一掩膜層110具有至少一個第一圓孔圖形，以暴露所述襯底100的表面；以及，第二掩膜層120，位于所述第一掩膜層110之上，所述第二掩膜層120厚度為第一圓孔圖形半徑的2倍，所述第二掩膜層120具有位于第一圓孔圖形之上且與第一圓孔圖形的中心位置不重疊的第二圓孔圖形，第二圓孔圖形半徑為第一圓孔圖形半徑的2倍；以及，第三掩膜層130，位于所述第二掩膜層120之上，所述第三掩膜層130具有位于第二圓孔圖形之上且與第一圓孔圖形的中心位置不重疊的第三圓孔圖形，所述第三圓孔圖形與所述第一圓孔圖形之間的橫向間距為第一圓孔圖形半徑的2倍，所述第三圓孔圖形半徑與所述第 一圓孔圖形半徑相等；以及，外延層140，包括第一圓孔圖形、第二圓孔圖形和第三圓孔圖形中的外延層部分和第三掩膜層130之上的外延層部分。該外延層130為表面平整的外延層，用于制作平面器件，例如制作高電子遷移率晶體管或者光電器件。其中，所述第一掩膜層110為氧化鈦薄膜，第二掩膜層120為二氧化硅薄膜，第三掩膜層130為氮化硅薄膜。如圖11所示。

制備步驟如下所示：

步驟S11，提供襯底100；

步驟S12，在所述襯底100上形成具有第一圓孔圖形的第一掩膜層110；

步驟S13，淀積第二掩膜層120，所述第二掩膜120厚度為第一圓孔圖形半徑的2倍；

步驟S14，在第二掩膜層120之上形成具有第三圓孔圖形的第三掩膜層，所述第三圓孔圖形與第一圓孔圖形的中心位置不重疊，所述第三圓孔圖形與所述第一圓孔圖形的中心位置之間的橫向間距為第一圓孔圖形半徑的2倍；

步驟S15，進行刻蝕，直至完全暴露第一圓孔圖形處襯底100；

步驟S16，高速生長一定厚度緩沖層1401，如圖11所示；

步驟S17，進行外延生長。

例如，所述襯底100為硅襯底，所述第一掩膜層110可以為采用PVD法沉積的氧化鈦薄膜，所述第二掩膜層120可以為采用CVD法沉積的二氧化硅薄膜，所述第三掩膜層130可以為采用PECVD法沉積的氮化硅薄膜。所述外延層140為金屬有機物氣相沉積法MOCVD或分子束外延法MBE外延生長的氮化鎵層、砷化鎵層、鋁鎵砷層、磷化鎵層、鋁鎵銦磷層等，用于制作光電器件。

此外，根據應用場景不同，所述襯底100還可以為：用于制作藍光發光二極管LED的藍寶石襯底/碳化硅襯底，用于制作高速器件的硅鍺襯底，用于制作紅/黃光LED的砷化鎵襯底等；所述第三掩膜層130之上的外延層部分可以通過化學機械平坦化CMP工藝等形成平整的表面；當然，外延層140的平整表面還可以通過外延生長較厚的外延層來實現。例如，進行光 電集成通常需要一個較大厚度的贗襯底，當外延層的厚度較厚時，表面一般都會變平坦，例如藍寶石圖形襯底上生長較厚的氮化鎵層，該氮化鎵層的表面就會比較平整；然后可以利用該襯底制備藍光LED。

需要說明的是，第一開口1101、第二開口1201、第三開口1301還可以為矩形圖形、菱形圖形、三角圖形或不規則圖形等，這里不做限定。

在本實施例中，首先在第一開口中生長緩沖層，其中該緩沖層可以包括種子層seed layer和/或初始緩沖層initial buffer layer，使得緩沖層向上生長時利用第一開口的高深寬比特性過濾外延位錯的作用，提高晶體質量；外延層在第二開口生長的后期，控制住垂直方向上的生長速度，盡量使外延層橫向生長，有利于抑制外延層位錯的向上延伸；而外延層在第三開口中生長的過程，又可以最大限度的利用第三開口的高深寬比特性過濾位錯的作用。從而在大失配的襯底上獲得較高質量的外延材料。

實施例三

一種外延結構，如實施例二所述，所不同的是，所述第一開口1101與第二開口1201、第三開口1301的圖形不一樣；襯底為圖形襯底1001。具體的，一種外延結構包括：圖形襯底1001；以及位于所述圖形襯底1001的表面之上的第一掩膜層110，所述第一掩膜層110具有至少一個方形圖形，以暴露所述圖形襯底1001的表面；以及，第二掩膜層120，位于所述第一掩膜層110之上，所述第二掩膜層120厚度為方形圖形邊長的2倍，所述第二掩膜層120具有位于方形圖形之上且與方形圖形的中心位置不重疊的第二圓孔圖形，第二圓孔圖形直徑為方形圖形邊長的2倍；以及，第三掩膜層130，位于所述第二掩膜層120之上，所述第三掩膜層130具有位于第二圓孔圖形之上且與方形圖形的中心位置不重疊的第三圓孔圖形，所述第三圓孔圖形與所述方形圖形之間的橫向間距為方形圖形邊長的2倍，所述第三圓孔圖形直徑與所述方形圖形邊長相等；以及，外延層140，包括方形圖形、第二圓孔圖形和第三圓孔圖形中的外延層部分和第三掩膜層130之上的外延層部分。該外延層130可以用于制作微電子器件或光電子器件。其中，所述第一掩膜層110為二氧化硅薄膜，第二掩膜層120為氮 化硅薄膜，第三掩膜層130為二氧化硅薄膜。如圖13所示。

所述外延結構的外延方法流程圖如圖14所示，所述外延方法包括：

步驟S21，提供襯底；

步驟S22，在所述襯底上形成具有方形圖形的第一掩膜層110；

步驟S23，淀積第二掩膜層120，所述第二掩膜層120厚度為方形圖形半徑的2倍；

步驟S24，在第二掩膜層120之上形成具有第三圓孔圖形的第三掩膜層130，所述第三圓孔圖形與方形圖形的中心位置不重疊，所述第三圓孔圖形與所述方形圖形的中心位置之間的橫向間距為方形圖形半徑的2倍；

步驟S25，進行刻蝕，直至完全暴露方形圖形處襯底；

步驟S26，采用能刻蝕襯底但不傷害掩膜的方法刻蝕襯底，以形成圖形襯底1001，如圖12所示；

步驟S27，進行外延生長。

例如，所述襯底為藍寶石襯底，所述第一掩膜層110可以為采用PECVD法沉積的二氧化硅薄膜，所述第二掩膜層120可以為采用CVD法沉積的氮化硅薄膜，所述第三掩膜層130可以為采用PECVD法沉積的二氧化硅薄膜。所述外延層140為鍺、錫或者鍺錫合金層。

其中，使用硫酸和磷酸體積配比為10:1的混合溶液對藍寶石襯底進行刻蝕，以形成圖形襯底1001。需要說明的是，該圖形襯底1001的圖形根據第一開口圖形而定，并且其圖形的截面可以是V字形，梯形、半圓形等，這里不做限定。

當然，步驟S01可以直接采用現有的圖形襯底1001，例如已制備好的圖形襯底，相應的，第一開口1101的位置、形狀和寬度等需要根據提供的圖形襯底的圖形做相應的調整，具體調整可以根據實驗結果或者仿真結果而定，而后繼續進行步驟S22至S25，以及步驟S27，形成該外延結構，在此不再做詳細說明。

參照圖15，所描述的是本發明實施例一提供的外延結構樣品及現有技術中外延結構樣品的X射線雙晶衍射曲線，其中橫坐標為ω方向掃描角度，單位為弧秒，縱坐標為相對強度，在制備外延結構的過程中，均采用相同 的襯底及外延工藝。從圖15中可以看到，本發明實施例一提供的外延結構樣品的X射線雙晶衍射曲線FWHM小于300弧秒，而現有技術中外延結構的X射線雙晶衍射曲線FWHM超過400弧秒，表明本發明實施例提供的外延層晶體質量明顯優于現有技術中外延結構樣品的晶體質量，進而可以提高器件效率和壽命。

在本發明實施例提供的外延結構，通過LEO技術原理在第二開口中形成具有較高晶格質量的外延層部分，第三掩膜層可以抑制位錯向上延伸，然后在第三掩膜層之上通過LEO技術原理形成具有更高晶格質量的外延層部分，解決了現有技術無法在大失配襯底上制備高質量外延層的問題，且提供了相應的簡單易行的外延方法。

雖然本發明已以較佳實施例披露如上，然而并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。