立體式電磁干擾抑制結構及具有該立體式電磁干擾抑制結構的電子裝置的制作方法

本發明關于一種降低電磁干擾的結構及使用其的電子裝置，更特別的是關于一種應用共面波導(Co-Planar Waveguide,CPW)的立體式電磁干擾抑制結構及具有該立體式電磁干擾抑制結構的電子裝置。

背景技術：

隨著運作電子系統的各種計算機設備、計算機主機、手持式電子裝置、行動通訊設備等電子設備與裝置的日益普及與發展，電子運作下的系統皆無可避免地受到越來越多的外來或內部自身的電磁干擾(EMI)，其干擾源可能由外部的其它電子設備所產生或由電子設備內部自身的其它電路所產生。EMI的抑制對象主要分為輻射性(Radiated)的電磁干擾與傳導性(Conducted)的電磁干擾，輻射性EMI是直接經由開放空間傳遞，不須要經由傳輸介質，故一般以遮蔽(Shielding)、接地(Grounding)等方式來解決；而傳導性EMI，它是經由電源或信號線路來傳遞噪聲的，故就電子裝置內的信號線路來說，該電子裝置內部的其它線路以及與該電子裝置做外部連接的線路，就會對該信號線路產生傳導性EMI而互相干擾。

因此，電磁干擾是任何高速數字設計下的電子電路都無法回避的問題，尤其以高速數據傳輸的差動信號(differential signal)在信號傳輸上會遭遇的共模噪聲甚為嚴重，該共模噪聲產生的電磁干擾會進一步地影響裝置或設備上的無線通訊系統。

舉例來說，圖1為電子裝置內部線路的共模噪聲的干擾示意圖，該圖示出：串音(crosstalk)1、彎折(bend)2、導線長度不匹配3(length mismatch)、受限于線路布局4(layout requirement)等的干擾現象。 上述干擾皆會對無線傳輸系統產生影響，進而使無線通訊模塊對無線信號的收發產生困難，因此，有必要對這些干擾進行抑制。

傳統上，常在電路上設置共模扼流圈(common mode choke)的組件來進行共模噪聲的抑制，然而，由于高磁導率的磁芯在高頻段并無法有效維持高導磁率，反而呈現衰退的現象，這使得共模扼流圈并無法適用于高速數據傳輸下的共模噪聲抑制。

技術實現要素：

本發明的目的在于進一步降低信號傳輸過程中的共模噪聲的產生。

為達上述目的及其它目的，本發明提出一種立體式電磁干擾抑制結構，設置于多層基板10中且堆棧于至少一差動對信號傳輸線的垂直軸向上，該至少一差動對信號傳輸線20設置于該多層基板的第一層110上，該立體式電磁干擾抑制結構包含：共面波導結構、分隔層及諧振層；該共面波導結構設置于該多層基板的第二層，具有導線帶、分別位于該導線帶兩側且與該導線帶相間隔第一分隔槽的二接地部、及位于各該接地部內的缺陷槽，各缺陷槽透過延伸槽與相鄰的該第一分隔槽耦接；該分隔層設置于該多層基板的第三層，具有貫通該分隔層且耦接該導線帶的導電連接部；該諧振層，設置于該多層基板的第四層，具有導體部及分別位于該導體部兩側且與該導體部相間隔第二分隔槽的二接地導體部，該導體部耦接該分隔層中的該導電連接部。

在本發明的一實施例中，設置于該多層基板第二層中的該二缺陷槽對稱于該導線帶。

在本發明的一實施例中，該缺陷槽于該共面波導結構的俯視方向上呈矩形、多邊形或S形。

在本發明的一實施例中，該導線帶及該導體部的延伸方向與該至少一差動對信號傳輸線的走向呈平行，該第一分隔槽延伸至該導線帶的兩端而環繞該導線帶，該第二分隔槽延伸至該導體部的兩端而環繞 該導體部。

在本發明的一實施例中，該導線帶的寬度大于相鄰的二差動對信號傳輸線于該多層基板的第一層上所占有的總寬度。

在本發明的一實施例中，該導體部的寬度大于該導線帶的寬度。

在本發明的一實施例中，該缺陷槽的周長對應所需抑制的共模信號，該共模信號流經該至少一差動對信號傳輸線且具有特定頻率范圍。

為達上述目的及其它目的，本發明提出一種具有立體式電磁干擾抑制結構的電子裝置，包含：多層基板；二信號接點，設于該多層基板的第一層上；差動對信號傳輸線，包含設于該多層基板的第一層上的第一及第二信號線，該第一及第二信號線連接于該信號接點之間，以作為該二信號接點間的傳輸通道；及前述的立體式電磁干擾抑制結構。

于本發明的一實施例中，該導線帶具有50歐姆的阻抗。

由此，本發明通過在共面波導結構下進一步設置諧振層的方式，來進一步抑制差動對信號傳輸線所產生的共模干擾，且基于此架構，本發明的二接地凹槽結構無須橫跨該差動對正下方的區域，進而不會對差動對產生額外的電磁干擾，而可提供更優越的電磁干擾抑制效果。

立體式對稱地設于該差動對兩側的該多層基板的第二層上的二接地凹槽結構，與差動對的信號傳輸線形成一種共平面波導結構，可有效抑制差動對的共模干擾，且基于此架構，在電子裝置的信號饋出端與電子裝置內部組件的信號輸出端間的傳輸線下方設置本發明的立體式電磁干擾抑制結構，可提供更優越的電磁干擾抑制效果，使得信號的傳輸質量能不受影響而更加穩定。

附圖說明

圖1為電子裝置受外部連接裝置的共模噪聲的干擾示意圖。

圖2為本發明一實施例中的立體式電磁干擾抑制結構的俯視圖。

圖3為圖2中的A-A剖面線下的剖面視圖。

圖4(a)為圖2中的多層基板的第一層的俯視圖。

圖4(b)為圖2中的多層基板的第二層的俯視圖。

圖4(c)為圖2中的多層基板的第三層的俯視圖。

圖4(d)為圖2中的多層基板的第四層的俯視圖。

圖5為本發明另一實施例中的立體式電磁干擾抑制結構的俯視圖。

圖6(a)為圖5中的多層基板的第一層的俯視圖。

圖6(b)為圖5中的多層基板的第二層的俯視圖。

圖6(c)為圖5中的多層基板的第三層的俯視圖。

圖6(d)為圖5中的多層基板的第四層的俯視圖。

圖7為設置本發明的立體式電磁干擾抑制結構下的等效電路圖。

圖8為本發明另一實施例中的電磁干擾抑制結構的俯視圖。

圖9為設置有本發明的立體式電磁干擾抑制結構下差動信號于傳輸時的噪聲抑制示意圖。

圖10為設置有本發明的立體式電磁干擾抑制結構下固態硬盤(SSD)于運作時所輻射出的無線信號的頻譜圖。

附圖標記說明

1 串音的干擾現象

2 彎折的干擾現象

3 導線長度不匹配的干擾現象

4 線路布局限制下的干擾現象

21 差動對信號傳輸線

22 差動對信號傳輸線

110 多層基板的第一層

120 共面波導結構(多層基板的第二層)

122 導線帶

124 第一分隔槽

126 接地部

1261 接地部

1261a 缺陷槽

1263 接地部

1263a 缺陷槽

128 延伸槽

130 分隔層(多層基板的第三層)

132 導電連接部

140 諧振層(多層基板的第四層)

142 導體部

144 第二分隔槽

146 接地導體部

1461 接地導體部

1463 接地導體部

231 信號接點

232 信號接點

A 區域

A1 區域

A2 控制芯片

O 信號輸出端子

S 差動信號對信號線

具體實施方式

為充分了解本發明的目的、特征及功效，通過下述具體的實施例，并配合附圖，對本發明做詳細說明，說明如下：

本發明所稱的各層迭結構中，在描述層迭結構時，該層可為單一 層或復數層的復合結構。舉例來說，當提及第一層與迭合于該第一層下方的第二層時，該第一層可為單層結構或復數層復合結構下的統稱，該第二層亦然。此外，本發明提及的第一層、第二層、第三層、第四層等的編號描述其順序，但并未限制兩層的中間就沒有其它層迭結構，當然，如同前面所述，單一層亦可為復合式的層迭結構的總稱。

首先請同時參閱圖2及圖3，圖2為本發明一實施例中的立體式電磁干擾抑制結構的俯視圖，圖3為圖2中的A-A剖面線下的剖面視圖。此外，于圖2中以不同的虛線來表示位于多層基板中的特殊結構。

如圖2及圖3所示，多層基板的第一層110上堆棧至少一差動對信號傳輸線21、22，且在該至少一差動對信號傳輸線21、22的垂直軸向上設置有本發明的立體式電磁干擾抑制結構，該立體式電磁干擾抑制結構包含：共面波導結構120、分隔層130及諧振層140。

該共面波導結構120設置于該多層基板的第二層。該共面波導結構120具有導線帶122、接地部(1261、1263)、及缺陷槽(1261a、1263a)。二接地部(1261、1263)分別位于該導線帶122兩側且與該導線帶122相間隔第一分隔槽124。二缺陷槽(1261a、1263a)位于各該接地部(1261、1263)內。各該缺陷槽(1261a、1263a)透過延伸槽128與相鄰的該第一分隔槽124耦接。于實施例中，該槽為凹槽且簍空。

該分隔層130設置于該多層基板的第三層。該分隔層130具有貫通該分隔層130且耦接該導線帶122的導電連接部132。

該諧振層140設置于該多層基板的第四層。該諧振層140具有導體部142及分別位于該導體部142兩側且與該導體部142相間隔第二分隔槽144的二接地導體部(1461、1463)，該導體部142耦接該分隔層130中的該導電連接部132。

所述的多層基板的第一層110及該分隔層130為介電層，為非導 電材料；該共面波導結構120、導電連接部132、及該諧振層140則由包含金屬的導電材料所制成，例如：氮化鈦、氮化鉭、硅化鎳、硅化鈷、銀、鋁、銅、鎢、鈦、鉭、碳化鉭(TaC)、氮硅化鉭(TaSiN)、氮碳化鉭(TaCN)、鋁化鈦(TiAl)、氮鋁化鈦(TiAlN)、金屬合金、其它合適材料或前述的組合。差動對信號傳輸線(21、22)可包含使用與該共面波導結構120、導電連接部132、及該諧振層140相同或不同的材料。

如圖2及圖3所示，本發明優選地，設置于該多層基板第二層中的該二缺陷槽(1261a、1263a)對稱于該導線帶122，此外，該二缺陷槽(1261a、1263a)于該共面波導結構120的俯視方向上可呈矩形、多邊形或S形，且當該二缺陷槽(1261a、1263a)為非矩形以外的形狀時，映像對稱于該導線帶122。

接著請同時參閱圖4a、圖4b、圖4c、及圖4d，該附圖分別為圖2中的多層基板的第一、二、三、四層的俯視圖。該俯視圖可明確顯示出各層迭的結構。應注意的是，圖4a、圖4b、圖4c、及圖4d中以該等槽結構為簍空的完全貫通的方式來顯示(附圖中空白處)，該層結構基于半導體制程上的蝕刻程度或其它因素，也可能非完全貫通。

在圖4b中，該二缺陷槽(1261a、1263a)的俯視圖案即可根據需要而做變化，于各種實施方式下，可透過幾何形狀的控制來達到不同的電磁干擾(EMI)抑制效果，其根據所需抑制的流經該差動對信號傳輸線(21、22)的特定頻率范圍的共模信號來決定，通過該二缺陷槽(1261a、1263a)的周長來對應，即，透過該二缺陷槽(1261a、1263a)的形狀大小即可決定其周長，進而可決定出一部分的噪聲抑制能力。

在圖4(c)中，該導電連接部132以圓柱狀來作為示例，其它形狀皆可適用本發明，并不局限于附圖中的形狀。此外，該導電連接部132的主要功用在于導通該導線帶122與該導體部142，即，該導 電連接部132只要能導通該導線帶122與該導體部142即可，并不局限于附圖中的位置。

請再參閱圖3，在本發明的立體式電磁干擾抑制結構的設置下，將形成一種特殊的電氣特性，隨著該等層迭結構的搭配，使得在該差動對信號傳輸線(21、22)的下方形成電流向下流動所造成的電桿、電容效應，且該等結構更影響著電力線的疏密，其中，在一優選實施例中，在該導線帶122的寬度大于相鄰的二差動對信號傳輸線(21、22)于該多層基板的第一層110上所占有的總寬度(差動對信號傳輸線21、22本身的寬度加上二者間的間距所總和的寬度值)，以及該導體部142的寬度大于該導線帶122的寬度時，有更佳的電力線密度，達到更佳的抑制效果。

接著請同時參閱圖5、圖6a、圖6b、圖6c、及圖6d，圖5為本發明另一實施例中的立體式電磁干擾抑制結構的俯視圖。圖6a、圖6b、圖6c、及圖6d分別為圖5中的多層基板的第一、二、三、四層的俯視圖。

如圖所示，本發明優選地，該導線帶122及該導體部142的延伸方向與該至少一差動對信號傳輸線(21、22)的走向呈平行，該第一分隔槽124延伸至該導線帶122的兩端而環繞該導線帶122，該第二分隔槽144延伸至該導體部142的兩端而環繞該導體部142。其中，于圖5中，設于該多層基板的第一層110上且位于該差動對信號傳輸線(21、22)兩端的二信號接點(231、232)，以該差動對信號傳輸線(21、22)作為傳輸通道，因此，透過本發明的立體式電磁干擾抑制結構的設置，該二信號接點(231、232)就不亦向外輻射出電磁干擾，此結構尤其適用于電子產品的外接端口與內部電子組件間的信號線的垂直軸向上，即，無論設置于上方或下方皆可達到電磁干擾抑制效果。此外，值得一提的是，該導線帶122優選地被設定為具有50歐姆的阻抗。

接著請參閱圖7，為設置本發明的立體式電磁干擾抑制結構下的等效電路圖。差動對的信號傳輸線(21、22)間會因互感及互容效應而生成電感及電容，導線帶122與第一分隔槽124產生兩個并聯的電容效應，分隔層130在導電連接部132的作用下可形成電感及電容效應，諧振層140則提供了電容效應，接地部126則進一步形成電感及電容效應。其中，接地部126的圖案的周長即可更進一步影響電感及電容值，以設定出更佳的電磁干擾抑制效果。

接著請參閱圖8，為本發明另一實施例中的電磁干擾抑制結構的俯視圖。該二缺陷槽(1261a、1263a)于該共面波導結構120的俯視方向上于本實施例中以S形來設置，以在有限面積內取得最大的周長，進而獲得優選的電磁干擾抑制效果。此外，除了矩形、S形的設置外，其它各種變化的形狀如：多邊形、圓形、不規則條狀形(即S形的更加曲折化，用以延伸出更多的周長)等皆可適用本發明。

接著請參閱圖9，為設置有本發明的立體式電磁干擾抑制結構下差動信號于傳輸時的噪聲抑制示意圖。如圖所示，在采用了本發明的架構下，使得5～6Ghz頻率范圍(如圖中的箭頭所指)左右的信號可被抑制到-10dB以下，且在靠近5Ghz頻率范圍的信號更可被抑制到-25dB以下，前述的頻帶的設計是以筆記電腦上的示例來舉例，因筆記電腦中的無線通訊會使用6GHz附近的傳輸頻帶，故在使用本發明的架構后，舉例來說，即可有效抑制筆記型計算機內部線路本來會產生的共模噪聲，進而可讓6GHz附近頻帶的無線傳輸不受干擾。

接著請參閱圖10，為設置有本發明的立體式電磁干擾抑制結構下固態硬盤(Solid State Disk,SSD)于運作時所輻射出的無線信號的頻譜圖。圖中區域A所顯示的即為在固態硬盤(SSD)于運作時，采取方框的區域A內的無線信號頻譜圖，用以顯示出該區域A內的無線信號干擾情況，且該區域A涵蓋控制芯片(A2所指處，控制芯片A2右方的黑色區塊即為FLASH內存模塊)以及信號輸出端子O。由 控制芯片A2的位置上所生成的頻譜圖即可視得該芯片于高速運作下輻射出大量的電磁波，這樣干擾信號往往會循著差動信號對信號線S(區域A1)而被傳遞至信號輸出端子O，進而由該信號輸出端子O處輻射而出對外造成干擾。然而，在差動信號對信號線S下設置有本發明的立體式電磁干擾抑制結構后，可明顯視得信號輸出端子O處的電磁波頻譜密度低于控制芯片A2的位置上的電磁波頻譜密度。

綜合上述，透過共面波導結構120、分隔層130及諧振層140的共同搭配下，本發明可提供更優越的電磁干擾抑制效果，而有助于其它信號傳輸質量的改進。

本發明在上文中已以優選實施例公開，然熟習本項技術者應理解的是，該實施例僅用于描繪本發明，而不應解讀為限制本發明的范圍。應注意的是，舉凡與該實施例等效的變化與置換，均應設為涵蓋于本發明的范疇內。