一種多層SOI材料及其制備方法與流程

本發明涉及半導體材料制備技術領域，具體涉及一種多層SOI材料及其制備方法。

背景技術：

SOI(Silicon On Insulator，絕緣層上的硅)技術是在頂層硅和背襯底之間引入了一層埋氧化層(BOX層)，由于其制造工藝復雜和成本高等原因，其技術一直被國外少數國家所壟斷，其應用一直在軍事、空間和尖端電器等高端產品上居高不下。近年來，隨著SOI制造工藝技術的進步、成本的降低，絕緣層硅SOI開始逐步走向商業應用階段，開拓民用市場，已成為IT業新產品必需的基底材料。尤其進入二十一世紀，絕緣層上硅SOI材料占世界硅半導體材料市場份額逐步加大，大規模應用SOI硅片為電子制造業主流材料的時代已經到來。

如今，消費電子市場引領MEMS市場快速增長，因此現在是性能驅動、成本驅動和尺寸驅動的時代。對于MEMS制造來說，SOI硅片是一種有前途的材料。當CMOS尺寸不斷降低，超越CMOS技術的新型器件結構和系統架構不斷涌現，使“傳統”的SOI不斷發展到如今使用的帶有空腔的SOI，再發展為帶有空腔、溝道隔離和硅通孔的SOI。MEMS結構設計越來越復雜，對SOI層數及質量的要求越來越高。

為了減小封裝尺寸增加集成度，對SOI層數的需求也越來越大。而傳統SOI的制造技術需要經過多次高溫，經過的高溫次數越多每層的硅片的質量就會越差。隨著層數的增加SOI內部的應力也會增加，使層數的堆疊受到很大的限制。而且一般的鍵合無法使硅片邊緣鍵合的很好，需要做倒角工藝才能進行減薄，減薄后頂層硅片的直徑就會減少3-6mm，這樣堆疊的層數越多頂層可使用的面積就越小。如何獲得質量很好的器件硅層，而且邊緣損失較少的多層SOI是一個非常重要的研究課題。

技術實現要素：

本發明的目的在于提供一種多層SOI材料及其制備方法，高質量的器件硅層及較小的邊緣損失的N層(3<N<15)SOI的制備方法。通過使用CMP的方法對SOI層進行應力去除，并且使用濃H₂SO₄處理硅片表面及DHF處理氧化片表面，再通過使用等離子激活技術，使常溫下就可以進行鍵合，而且退火溫度小于500℃。使用這種方法進行多層SOI堆疊可以獲得比較好的器件層質量，堆疊的層數可以達到十幾層，而且不需要做邊緣倒角，每次鍵合邊緣損失可以小于0.5mm。

為實現上述目的，本發明采用的技術方案是：

一種多層SOI材料，該材料為多層SOI堆疊結構，其中：該堆疊結構的頂層表面與底層表面為硅片，中間部分為硅片與BOX層(氧化埋層)交替排布方式。所用硅片的晶向選擇可以是<100>或<111>，電阻率選擇可以是重摻雜到高阻。

所述BOX層為二氧化硅。

所述BOX層厚度為20nm～2μm，多層SOI厚度為1μm～500μm。

所述材料中SOI層數為3～15。

上述多層SOI材料按照如下步驟進行制備：

(1)選取6寸或8寸的硅片，其電阻率和晶向根據實際需求選擇，減薄到所需厚度，然后在該硅片的一側或雙側表面上進行氧化，獲得帶有氧化層的硅片(二氧化硅作為SOI的BOX層)，氧化可以采用常規工藝；

(2)將步驟(1)制備的帶有氧化層的硅片先進行CMP去應力處理，然后用DHF進行1-5min表面處理，再進行等離子激活處理；

(3)準備一個SOI片，其頂層硅和襯底硅的電阻率和晶向根據需求選取，BOX層也可以根據需求選擇；SOI片可以采用常規工藝制備，也可以根據需求購買；

(4)對步驟(3)中SOI片用濃H₂SO₄進行表面處理(在120℃進行1-5min處理)；

(5)鍵合：將步驟(2)處理后的帶有氧化層的硅片和步驟(4)處理后的SOI片在常溫下鍵合(硅片的氧化層與SOI片的頂層硅相貼合)，然后進行低溫退火，退火溫度300℃-500℃，即獲得2層結構的SOI材料。

(6)將鍵合后的兩層SOI材料(3層硅層，中間2層BOX層)進行減薄， 減薄的厚度可以根據需求自定義；減薄后用濃H₂SO₄在120℃進行1-5min表面處理；取步驟(3)中的SOI片進行氧化，在其表面上制備氧化層(作為SOI的BOX層)，然后對該制備的氧化層先進行CMP去應力處理，然后用DHF進行1-5min表面處理，再進行等離子激活處理；將兩層SOI材料與制備有氧化層的SOI片在常溫下鍵合，然后進行低溫退火，退火溫度300℃-500℃；

(7)重復步驟(6)的工藝過程，直至獲得所需層數的SOI材料。

上述步驟中，濃H₂SO₄進行表面處理的溫度為120℃，時間為1-5min；等離子激活處理工藝參數為：采用N₂，氣體壓力0.1-1.0mbar，激活時間1-10s，射頻功率55-120W。

本發明的設計原理如下：

本發明制備多層SOI材料的過程中，通過CMP(化學機械拋光)的方法去除氧化片(表面有氧化層)的應力，使多層SOI的鍵合可以堆疊上去。表面是氧化片的在CMP去應力處理后用HF進行1-5min表面處理，并且等離子激活處理；表面是硅片的用濃H₂SO₄進行1-5min表面處理，但是不進行等離子激活處理。這樣處理完再進行常溫鍵合，可以用小于500℃的溫度低溫退火，并且得到非常好的鍵合質量，邊緣在后續減薄過程中損失會小于0.5mm。整個鍵合過程都是在低溫完成的，使多層SOI的器件層沒有經過高溫不會產生缺陷。

本發明的優點及有益效果如下：

1.本發明可以制造N層SOI材料(3<N<15)，每層的器件層硅晶向、電阻率及厚度可以根據需求自定義，每個SOI層中氧化層厚度可以根據需求自定義。

2.本發明多層SOI器件硅層沒有經過高溫的過程，不會產生缺陷。

3.本發明多層SOI材料制備過程中，邊緣損失小，可以保留大面積的器件層。

附圖說明

圖1為實施例1工藝流程圖。

圖2為實施例1制備的多層SOI材料照片。

圖3為實施例1制備的多層SOI材料SAM照片。

圖4為對比例1制備的多層SOI材料SAM照片。

圖5為實施例1中經步驟(4)減薄后SOI片的邊緣照片。

圖6為對比例3中經步驟(4)減薄后SOI片的邊緣照片。

具體實施方式

以下結合附圖及實施例詳述本發明。

實施例1：

本實施例為6寸3層SOI材料的制備，過程如下(圖1)：

(1)取一片6寸、N型、電阻率4-7ohm.cm、晶向<100>硅片，減薄到400μm。然后進行氧化，氧化層0.5μm。

(2)選擇一片6寸SOI：頂層硅厚度是10μm，N型、電阻率8-12ohm.cm、晶向<100>；中間氧化層二氧化硅是0.5μm；襯底硅厚度是675μm，N型、電阻率8-12ohm.cm、晶向<100>。

(3)對步驟(1)中硅片上的氧化層先進行CMP去應力處理(處理時間180秒，拋光壓力20KPa)，然后用DHF進行3min表面處理，再進行等離子激活(采用N₂，氣體壓力0.3mbar，激活時間5s，射頻功率75W)。對步驟(2)的SOI片用濃H₂SO₄在120℃處理3min，不進行等離子激活；再將帶有氧化層的硅片與SOI片進行常溫鍵合；鍵合后進行低溫退火，退火溫度350℃，獲得兩層復合的SOI片。

(4)對步驟(3)鍵合后的2層SOI(3層硅層，中間2層BOX層)進行減薄，頂層減薄到10μm。

(5)選一片6寸氧化片(表面有氧化層的硅片)，氧化層厚度是0.5μm，硅片P型，電阻率15-25ohm.cm，晶向<100>。

(6)對步驟(5)的氧化片通過CMP方法進行去應力處理(處理時間180秒，拋光壓力20KPa)，然后用DHF進行5min表面處理，再進行等離子激活處理(采用N₂，氣體壓力0.3mbar，激活時間5s，射頻功率75W)。對步驟(4)獲得的兩層SOI片用濃H₂SO₄在120℃處理5min；再將氧化片和兩層SOI片進行常溫鍵合。進行低溫退火，退火溫度400℃，獲得三層SOI片。

(7)對步驟(6)鍵合后的3層SOI(4層硅層，中間3層BOX層)進行減薄，頂層減薄到10μm。

通過上述步驟制造出了一片6寸3層SOI，圖2是做完SEM后的多層照片， 圖3是最終鍵合后SAM照片。

對比例1

與實施例1不同之處在于：步驟(3)中，對氧化片不進行CMP去應力處理。

結果：在最終鍵合后由于應力比較大，鍵合效果不是很好，有很多的空洞，如圖4所示。

對比例2

與實施例1不同之處在于：步驟(3)中，對氧化片進行CMP去應力處理，處理時間為400秒。

結果：氧化片處理時間過長，對氧化層損傷較大，無法進行鍵合。

對比例3

與實施例1不同之處在于：步驟(3)中，鍵合前對硅片上的氧化層、SOI片采用常規的親水處理方法,即先SC1處理，再SC2處理。

結果：經過步驟(4)減薄后邊緣不是很規則，必須經過倒角才能得到比較好的邊緣質量，邊緣損失在1.5-2mm。圖5為實例1的邊緣照片，圖6為對比例3的邊緣照片。