晶體管的形成方法與流程
本發明涉及半導體制造，尤其涉及晶體管的形成方法。
背景技術：
隨著半導體產業向更低的技術節點的發展，漸漸開始從平面CMOS晶體管向三維鰭式場效應晶體管(FinFET)過渡。FinFET中，柵極結構至少可以從兩側對溝道進行控制，具有比平面MOSFET器件強得多的柵極結構對溝道的控制能力，能夠很好的抑制短溝道效應。而且相對其它器件具有更好的與現有的集成電路生產技術的兼容性。
現有技術中的N型鰭式場效應晶體管的形成方法如下：
首先，提供半導體襯底，所述半導體襯底具有鰭部。接著，形成橫跨鰭部的柵極結構。其中柵極結構包括柵氧層和位于柵氧層之上的柵極層。在柵極結構的周圍形成側墻，此時，鰭部的周圍沒有側墻。接著，在側墻兩側的鰭部原位摻雜生長有源漏離子的碳化硅層，然后，在碳化硅層的表面外延生長硅帽(Si Cap)層，碳化硅層與硅帽層的疊層為源極材料層和漏極材料層。之后，在半導體襯底、柵極結構、側墻上形成介質層(圖未示)。在介質層內形成源極通孔和漏極通孔。其中，源極通孔的底部露出源極材料層，漏極通孔的底部露出漏極材料層。接著，在源極通孔底部和漏極通孔底部形成鎳層，對鎳層進行退火處理，形成鎳金屬硅化物層。最后采用鎢金屬填充源極通孔和漏極通孔，形成源極接觸插塞和漏極接觸插塞。
采用現有技術的方法形成的N型鰭式場效應晶體管的性能不佳。
技術實現要素：
本發明解決的問題是采用現有技術的方法形成的N型鰭式場效應晶體管的性能不佳。
為解決上述問題，本發明提供一種鰭式場效應晶體管的形成方法，包括：
提供半導體襯底，所述半導體襯底具有鰭部；
形成橫跨所述鰭部的柵極結構，所述柵極結構覆蓋所述鰭部的頂部和側壁；
在所述柵極結構兩側的鰭部形成源極材料層和漏極材料層；
在所述半導體襯底、柵極結構、源極材料層和漏極材料層上形成介質層；
在所述介質層內形成底部露出所述源極材料層的源極通孔和底部露出所述漏極材料層的漏極通孔；
在所述源極通孔底部的所述源極材料層上形成源極金屬硅化物層；
在所述漏極通孔底部的所述漏極材料層上形成漏極金屬硅化物層；
在所述源極金屬硅化物層和所述漏極金屬硅化物層上形成金屬層，所述金屬層的功函數小于所述源極金屬硅化物層和所述漏極金屬硅化物層的功函數；
對所述金屬層進行退火處理；
將所述退火處理后的所述金屬層去除。
可選的，所述金屬層的材料為鋁。
可選的，所述金屬層的厚度為大于等于5埃且小于等于50埃。
可選的，所述退火處理的溫度為大于等于100℃且小于等于200℃。
可選的，所述退火處理的時間為大于等于1s且小于等于10s。
可選的，所述源極金屬硅化物層為NiPt金屬硅化物層、Pt金屬硅化物層或Ni金屬硅化物層，所述漏極金屬硅化物層與所述源極金屬硅化物層材料相同。
可選的，所述晶體管的類型為N型。
可選的，在所述柵極結構兩側的鰭部形成源極材料層和漏極材料層之前，還包括去除所述鰭部頂部的步驟。
可選的，所述鰭部頂部所占高度為所述鰭部總高度的六分之一至三分之一。可選的，去除所述金屬層后，在所述源極通孔形成源極金屬插塞，在所述漏極通孔形成漏極金屬插塞。
與現有技術相比，本發明的技術方案具有以下優點：
金屬層的功函數小于源極金屬硅化物層和漏極金屬硅化物層的功函數，金屬層中的金屬原子在退火的過程中沿著源極金屬硅化物層的晶界擴散，并聚集在源極金屬硅化物層與源極材料層(碳化硅層)的界面處。金屬層中的金屬原子在退火的過程中還可以沿著漏極金屬硅化物層的晶界擴散，并聚集在漏極金屬硅化物層與漏極材料層的界面處。在源極金屬硅化物層與源極材料層的界面處的功函數、在漏極金屬硅化物層與漏極材料層的界面處的功函數會因為金屬原子的聚集而降低，因此，降低了肖特基勢壘高度，降低了后續形成的N型鰭式場效應晶體管的源極和漏極上的寄生電阻。
附圖說明
圖1是本發明具體實施例中的半導體襯底及在其上形成有柵極結構的立體結構示意圖；
圖2是沿圖1中AA方向的剖面結構示意圖；
圖3是沿圖1中BB方向形成側墻材料層步驟的剖面結構示意圖；
圖4至圖6是沿圖1中BB方向形成漏極材料層各步驟的剖面結構示意圖；
圖7是沿圖1中AA方向形成源極材料層和漏極材料層步驟的剖面結構示意圖；
圖8至圖11是繼圖7的步驟之后形成的本發明具體實施例的鰭式場效應晶體管的剖面結構示意圖。
具體實施方式
發明人發現，采用現有技術的方法形成的N型鰭式場效應晶體管的性能不佳的原因為：
同一個半導體襯底上的N型鰭式場效應晶體管的肖特基勢壘值與P型鰭式場效應晶體管的肖特基勢壘值之和等于硅的禁帶寬度值，是一個常數(1.12)。對于P型鰭式場效應晶體管來說，當金屬硅化物層為鎳金屬硅化物層、NiPt金屬硅化物層或Pt金屬硅化物層時，費米能級在價帶附近，這會使得P型鰭式場效應晶體管的肖特基勢壘值非常低，P型鰭式場效應晶體管性能 好。但是對于N型鰭式場效應晶體管來說，當金屬硅化物層為鎳金屬硅化物層、NiPt金屬硅化物層或Pt金屬硅化物層時，會使得N型鰭式場效應晶體管的肖特基勢壘值非常高。這樣，N型鰭式場效應晶體管在源極材料層和漏極材料層上產生的寄生電阻太大。因此，N型鰭式場效應晶體管性能不好。
為此，本發明提供一種鰭式場效應晶體管的形成方法，采用本發明的方法能夠減小該晶體管的肖特基勢壘值，從而減少該晶體管的寄生電阻，從而提高該鰭式場效應晶體管的性能。
為使本發明的上述目的和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
首先，參考圖1和圖2，提供半導體襯底20，所述半導體襯底20具有鰭部21。
本實施例中，所述半導體襯底20包括具有至少兩個分立的凸起結構的硅襯底201和位于凸起結構之間的絕緣層202，絕緣層202低于所述凸起結構。高于絕緣層202的凸起結構為鰭部21。其中，絕緣層202的材料為氧化硅。
其他實施例中，所述半導體襯底還可以為絕緣體上硅襯底，所述絕緣體上硅襯底包括底部硅層、位于底部硅層上的絕緣層、位于絕緣層上的頂部硅層。刻蝕頂部硅層形成鰭部。
接著，形成橫跨所述鰭部21的多晶硅柵極結構22。
本實施例中，所述多晶硅柵極結構22包括柵氧層221和位于所述柵氧層221上的多晶硅層222。
多晶硅柵極結構22的具體形成方法為本領域技術人員的熟知技術。
接著，參考圖3，在半導體襯底20、鰭部21的頂部和側壁、柵極結構22的頂部和側壁形成第一側墻材料層。所述第一側墻材料層包括位于底部的氧化硅層(圖未示)和位于氧化硅層之上的氮化硅層(圖未示)。
接著，對多晶硅柵極結構22兩側的鰭部進行LDD離子注入和Halo離子注入，之后，進行退火處理，形成LDD離子注入區(圖未示)和Halo離子注入區(圖未示)。
此時，鰭部21的頂部的晶格受損，形成位錯缺陷。
繼續參考圖3，形成LDD離子注入區和Halo離子注入區后，在第一側墻材料層上形成第二側墻材料層。所述第二側墻材料層的材料為氮化硅。
此時，第一側墻材料層和第二側墻材料層的疊層為側墻材料層23’。
氮化硅層之所以在外側，是因為，氮化硅層的硬度和機械強度較高，后續形成的柵極結構側墻中，在外側的氮化硅層能夠更好的保護柵極結構在后續工藝步驟中不受損傷。氧化硅層為氮化硅層的應力緩沖層。
接著，對側墻材料層23’進行回刻，形成柵極結構側墻23b(參考圖7)和鰭部側墻23a(參考圖4)。柵極結構側墻23b與鰭部側墻23a的組成成分相同。以鰭部側墻23a為例，鰭部側墻包括位于內側的氧化硅側墻231和位于氧化硅側墻231上的氮化硅側墻232。如果沒有氧化硅側墻231的存在，氮化硅側墻232會對鰭部21產生較大應力，再加上鰭部21的尺寸較小，該較大應力會使鰭部21中的硅產生位錯，從而嚴重影響后續形成的鰭式場效應晶體管的性能。但是，圖7中的柵極結構側墻23b并未示意出上述兩層，而圖4中的鰭部側墻23a示意出上述兩側。
接著，參考圖4，去除所述柵極結構兩側鰭部21的頂部。具體如下：
本實施例中，先將鰭部側墻中的氮化硅側墻232自上而下去除部分高度，剩余的氮化硅側墻232的高度為H1。
其中，去除方法為干法刻蝕。刻蝕氣體薄CHF3，稀釋氣體包括氬氣。具體工藝條件為：CHF3的流量為1sccm～200sccm；氬氣的流量為10sccm～500sccm；處理壓力為：10～200mTorr，處理頻率為0.1Hz～1000Hz；源功率為50W～500W；偏置功率為：0W～200W；占空比為10％～90％。
形成高度為H1的氮化硅側墻232后，鰭部側墻中的氧化硅側墻232暴露出來，將鰭部側墻中的氧化硅側墻231自上而下去除部分高度至剩余的氮化硅側墻232處，形成剩余的氧化硅側墻231。剩余的氧化硅側墻231的高度也為H1。
本實施例中，去除部分高度的氧化硅側墻231的方法為干法刻蝕。刻蝕 氣體包括C4F8，稀釋氣體包括氬氣。具體工藝條件為：C4F8的流量為5sccm～200sccm；氬氣的流量為10sccm～500sccm；處理壓力為：10～200mTorr，處理頻率為0.1Hz～1000Hz；源功率為50W～500W；偏置功率為：0W～200W；占空比為10％～90％。
采用上述條件將鰭部側墻的部分高度自上而下降低至H1后，被該鰭部側墻包圍的鰭部21會露出。而且，露出的鰭部21的頂面呈向下凹陷，且凹陷面為只有一個弧度的規則弧面。因此，露出鰭部21的頂面均勻光滑。例如，露出的鰭部頂部為一個規則的碗狀凹坑，該碗狀凹坑的內側壁均勻光滑。上述工藝條件需要精確控制，任何一項不符合要求，都不能實現后續工藝中使露出的鰭部21的頂面呈規則的、光滑均勻的下凹弧面。
之后，將露出的鰭部21的頂部進行干法刻蝕去除，剩余的鰭部21的高度為H2。其中，去除氮化硅側墻前鰭部原始高度為H。
本實施例中，剩余的鰭部21的頂部也為呈向下凹陷，且凹陷面為只有一個弧度的規則弧面，且弧面均勻光滑。原因如下：
后續工藝中，在剩余鰭部21的均勻光滑的頂面上形成第一半導體材料層的形狀規則，能夠更好的對后續形成N型鰭式場效應晶體管施加拉應力，從而提高后續形成的N型鰭式場效應晶體管的載流子的遷移率，進一步提高后續形成的N型鰭式場效應晶體管的性能。
另外，在剩余鰭部21的有規則、光滑均勻的頂面上形成的第一半導體材料的形狀規則，不會發生相鄰的鰭部上的第一半導體材料相連生長的現象，從而可以避免后續形成的源極金屬插塞之間或者漏極金屬插塞之間的短路連接的現象出現。
本實施例中，將鰭部頂部去除，也就是將鰭部頂部受損部分去除，可以消除位錯缺陷，從而提高后續形成的N型鰭式場效應晶體管的性能。
更進一步的，剩余鰭部的高度H2為大于等于2/3H且小于等于5/6H。也就是說，鰭部頂部的被去除高度為大于等于1/6H且小于等于1/3H。鰭部21如果被去除的太多，影響溝道的大小，從而會影響后續形成的N型鰭式場效應晶體管的性能。鰭部21如果被去除的太少，鰭部21頂部的位錯缺陷消除 不夠，同樣會影響后續形成的N型鰭式場效應晶體管的性能。
需要說明的是，本實施例中，鰭部側墻的高度低于剩余鰭部的高度，原因如下：后續工藝中，會在剩余鰭部21上原位摻雜生長或外延生長第一半導體材料層，而正因為后續形成的鰭式場效應晶體管的類型為N型，則第一半導體材料層的材料為碳化硅。而碳化硅在剩余鰭部21的生長過程是非常緩慢的。鰭部側墻的高度低于剩余鰭部的高度，可以使剩余的鰭部的頂部完全露出，從而容易提高在剩余鰭部21上生長第一半導體材料層的速度，進而還可以加大第一半導體材料層的體積，以提高后續形成的N型鰭式場效應晶體管的性能。
更進一步的，本實施例中，所述剩余鰭部側墻的高度H1為大于等于1/3H且小于2/3H。之所以將鰭部側墻的高度降低至預設高度H1，原因如下：如果將鰭部側墻的高度降低的高度太大，則后續在剩余鰭部21上形成的第一半導體材料層的體積會過大，容易造成相鄰的鰭部21上生長形成的第一半導體材料層相互連接的現象。如果將鰭部側墻的高度降低的高度過小，則在相鄰的剩余鰭部21上生長形成的第一半導體材料層的速度會很慢，從而影響后續形成的N型鰭式場效應晶體管的性能。另一方面，在該位置處生長形成的第一半導體材料層能夠對溝道施加最佳效果的拉應力，而且生長的時間最短。
其他實施例中，剩余鰭部側墻的高度等于剩余鰭部的高度，也屬于本發明的保護范圍。
接著，參考圖5，在剩余鰭部21表面形成摻雜有源漏離子的第一半導體材料層241。
本實施例中，第一半導體材料層241的材料為碳化硅。摻雜在第一半導體材料層241的源漏離子為磷離子。
本實施例中，形成摻雜有源漏離子的第一半導體材料層24的方法為：原位摻雜生長。之所以采用原位摻雜生長的方法形成摻雜有源漏離子的第一半導體材料層241，是因為，該生長工藝相對于離子注入工藝容易控制，能夠實現梯度摻雜。
原位摻雜生長第一半導體材料層后，源極和漏極就形成了。具體形成工 藝為本領域技術人員的熟知技術，在此不再贅述。
形成第一半導體材料層241后，第一半導體材料層241對后續形成的N型鰭式場效應晶體管產生拉應力，以提高后續形成的N型鰭式場效應晶體管的性能。
接著，參考圖6，在所述第一半導體材料層241上形成摻雜有勢壘降低離子的第二半導體材料層242。
本實施例中，第二半導體材料層242的材料為硅。則勢壘降低離子包括硫離子、硒離子、砷離子、銻離子和鍺離子中的至少一種。其他實施例中，第二半導體材料層的材料為碳化硅，也屬于本發明的保護范圍。
本實施例中，形成摻雜有勢壘降低離子的第二半導體材料層242的方法為：原位摻雜生長。在外延生長硅材料的過程中原位摻入含硫離子、硒離子、砷離子、銻離子和鍺離子中的至少一種摻雜氣體。
之所以采用原位摻雜生長的方法形成摻雜有勢壘降低離子的第二半導體材料層242。是因為原位摻雜生長工藝相對于離子注入工藝容易控制，可以實現梯度摻雜。另一方面可以防止向第二半導體材料層注入勢壘降低離子過程中的對第二半導體材料層晶格造成損傷。
本實施例中，采用原位摻雜生長的方法形成摻雜有勢壘降低離子的第二半導體材料層242的同時，還在第二半導體材料層242中摻雜有磷離子。而且，磷離子的摻雜劑量大于勢壘降低離子的摻雜劑量。原因如下：磷離子的摻入可以使磷離子處于第二半導體材料層242晶格中的非替代位上，形成接觸電阻減小層的退火處理過程中，磷離子被激活，占據第二半導體材料層242的晶格。因為，第二半導體材料層242的接觸電阻與摻入磷離子的劑量(ND，n-type doping concentration)成反比，所以在第二半導體材料層242中摻雜有磷離子，并且增大磷離子的摻雜劑量可以降低第二半導體材料層242的接觸電阻。
其他實施例中，采用原位摻雜生長的方法形成摻雜有勢壘降低離子的第二半導體材料層的同時，不在第二半導體材料層中摻雜有磷離子，也屬于本發明的保護范圍。因為，后續的退火工藝中，第一半導體材料層中的磷離子 會擴散至第二半導體材料層。
其他實施例中，也可以在露出的鰭部上外延生長第二半導體材料層。之后，對第二半導體材料層進行勢壘降低離子注入。
這樣，參考圖7，本實施例中，第一半導體材料層241和第二半導體材料層242的疊層為源極材料層24a和漏極材料層24b。
接著，結合參考圖7和圖8，在半導體襯底20、多晶硅柵極結構22(參考圖9)、源極材料層24a和漏極材料層24b上形成介質層25。
介質層25的材料為氧化硅、碳化硅或氮氧化硅。介質層25也可以為低k材料或超低k材料，所述低k材料的介電常數小于等于3，所述超低k材料的介電常數小于等于2.7。介質層25的形成方法為沉積。具體可以為高密度等離子體(High Density Plasma，HDP)化學氣相沉積或者是高縱深比填溝工藝(High Aspect Ratio Process，HARP)或者流動化學氣相沉積(Flowable Chemical Vapor Deposition，FCVD)。采用上述三種方法填充能力較強，形成的介質層25致密度比較高。當然，介質層25也可以是本領域技術人員熟知的其他沉積工藝，也屬于本發明的保護范圍。
接著，繼續參考圖8，將高于多晶硅柵極結構22的介質層25進行化學機械研磨，使得介質層25與多晶硅柵極結構22相平。之后，去除多晶硅柵極結構22，在介質層25內形成柵極結構凹槽。之后，在柵極結構凹槽內形成金屬柵極結構42。金屬柵極結構42包括柵介質層421和位于柵介質層421之上的柵極層422。柵介質層421為高k柵介質層，為HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO。柵極層422的材料層鋁。其他實施例中，也可以為其他金屬。
其他實施例中，不進行多晶硅柵極結構的去除和金屬柵極結構的形成也屬于本發明所保護的范圍。
接著，繼續參考圖8，在介質層25上形成圖形化的掩膜層(圖未示)，所述圖形化的掩膜層定義源極通孔、漏極通孔的位置和大小。之后，以圖形化的掩膜層為掩膜對介質層25進行刻蝕，在介質層25內形成源極通孔26a和漏極通孔26b。源極通孔26a的底部露出源極材料層24a，漏極通孔26b的底 部露出漏極材料層24b。
刻蝕形成源極通孔26a、漏極通孔26b的方法為各向異性干法刻蝕。
接著，繼續參考圖8，在源極通孔26a側壁和剩余的源極材料層24a形成第一金屬硅化物材料層(圖未示)。在漏極通孔26b側壁和剩余的漏極材料層24b表面形成第二金屬硅化物材料層(圖未示)。
本實施例中，所述第一金屬硅化物材料層和第二金屬硅化物材料層都為鎳，形成第一金屬硅化物材料層和第二金屬硅化物材料層的方法為沉積或濺射。
接著，對第一金屬硅化物材料層和第二金屬硅化物材料層進行第一快速熱退火處理(RTA)。第一快速熱退火處理的過程中，第一金屬硅化物材料層與源極材料層中的第二半導體材料層242、第二金屬硅化物材料層與漏極材料層中的第二半導體材料層242熔合形成高阻相金屬硅化物，該高阻相金屬硅化物的成分為NiSi2。
接著，將源極通孔26a側壁、漏極通孔26b側壁的高阻相金屬硅化物和剩余的第一金屬硅化物材料層和第一金屬硅化物材料層去除。
本實施例中，去除方法為采用APM溶液或SPM溶液去除。其中，APM溶液為氨水和雙氧水的混合溶液。APM溶液為硫酸和雙氧水的混合溶液。由于，APM溶液或SPM溶液中的雙氧水存在容易分解的缺點，從而需要不斷更換APM溶液或SPM溶液。因此，可以采用臭氧替代APM溶液或SPM溶液中的雙氧水。其中，臭氧的流量為3～7L/min，通入臭氧的時間為6～8min。
其他實施例中，也可以在APM溶液或SPM溶液中通入臭氧，這時，臭氧的流量為5L/min，通入臭氧的時間為60～100min。
本實施例中，第一快速熱退火處理的溫度為小于500℃，防止晶圓上的光刻膠熔化，而且還能形成高阻相金屬硅化物。
接著，對剩余的第一金屬硅化物材料層和剩余的第二金屬硅化物材料層進行第二快速熱退火處理，形成低阻相金屬硅化物層。其中，低阻相金屬硅化物層為最終的源極金屬硅化物層和漏極金屬硅化物層。
本實施例中，第二快速熱退火處理的溫度為小于500℃。金屬硅化物層的成分為NiSi。防止晶圓上的光刻膠熔化，而且還能形成低阻相金屬硅化物。
本實施例中，在上述第二快速熱退火處理的過程中，摻入第二半導體材料層242的勢壘降低離子會發生在低阻相金屬硅化物層(源極金屬硅化物層和漏極金屬硅化物層)的固溶度值小，在第二半導體材料層242的固溶度值大的現象。因此，形成低阻相金屬硅化物層的過程中，大量的勢壘降低離子會在低阻相金屬硅化物層的底部邊界析出。也就是說，會在低阻相金屬硅化物層與第二半導體材料層242的界面析出，并且在低阻相金屬硅化物層與第二半導體材料層242的界面形成電偶極子(dipole)層，該電偶極子層會產生一個和電子運動方向相同的電場，從而降低了第二半導體材料層242內的載流子向金屬躍遷的勢壘寬度和高度至載流子可以直接向金屬躍進，也就是說，降低了肖特基勢壘寬度和肖特基勢壘高度(Schottky Barrier Height，φBn)，進一步降低了后續形成的N型鰭式場效應晶體管的源極和漏極上的寄生電阻ρc，提高了后續形成的N型鰭式場效應晶體管的性能。
需要說明的是：
(1)摻入第二半導體材料層的勢壘降低離子為硫離子、硒離子、砷離子和銻離子中的至少一種時，勢壘降低離子的劑量為大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中，當勢壘降低離子為一種以上的離子種類時，則勢壘降低離子的劑量為一種以上離子的總劑量。勢壘降低離子的劑量如果太大，容易在第二半導體材料層242內引入過多的晶格缺陷，從而影響后續形成的N型鰭式場效應晶體管的性能。勢壘降低離子的劑量如果太小，降低后續形成的N型鰭式場效應晶體管的源極和漏極上的寄生電阻的效果不是最佳。
(2)如果勢壘降低離子為鍺離子，則摻入鍺離子的第二半導體材料層242在退火工藝不容易形成金屬硅化物層。因此，摻入至第二半導體材料層242的鍺離子的劑量要小。本實施例為大于等于1E13atom/cm2且小于等于1E14atom/cm2。如果摻入第二半導體材料層242的鍺離子的劑量太大，會在第二半導體材料層242內引入過多的缺陷。如果摻入第二半導體材料層242的鍺離子的劑量太小，降低后續形成的N型鰭式場效應晶體管的源極和漏極 上的寄生電阻的效果不是最佳。
(3)如果勢壘降低離子為鍺離子與其他勢壘降低離子的混合物，則勢壘降低離子的總劑量為大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中，相對于其他勢壘降低離子，鍺離子的劑量的含量最少。
(4)為什么不在第一半導體材料層中摻雜勢壘降低離子的原因如下：只有在形成硅化物的快速熱退火處理的過程中，勢壘降低離子只在金屬硅化物層與第二半導體材料層的界面析出，并且在金屬硅化物層與第二半導體材料層的界面形成電偶極子。因此，如果在第一半導體材料層中摻雜勢壘降低離子，并不會被析出，從而也不會產生電偶極子。
其他實施中，當第一金屬硅化物材料層和第二金屬硅化物材料層為NiPt或Pt時，也屬于本發明的保護范圍。
其中，上述的源極金屬硅化物層為在源極材料層上形成的金屬硅化物層，漏極金屬硅化物層為在漏極材料層上形成的金屬硅化物層。
接著，參考圖9，在介質層25、源極通孔26a的底部和側壁、漏極通孔26b的底部和側壁形成金屬層27。
金屬層27的功函數分別小于源極金屬硅化物層和漏極金屬硅化物層的功函數。
本實施例中，金屬層27的材料為鋁。形成金屬層27的方法為沉積或是濺射。
金屬層27的厚度為大于等于5埃且小于等于50埃。
形成金屬層27后，對金屬層進行退火處理。對金屬層之所以進行退火處理，原因如下：
金屬層的功函數小于源極金屬硅化物層和漏極金屬硅化物層的功函數，金屬層中的金屬原子在退火的過程中可以沿著源極金屬硅化物層的晶界擴散，并聚集在源極金屬硅化物層與第一半導體材料層(碳化硅層)的界面處。金屬層中的金屬原子在退火的過程中還可以沿著漏極金屬硅化物層的晶界擴散，并聚集在漏極金屬硅化物層與第一半導體材料層的界面處。在源極金屬 硅化物與第一半導體材料層的界面處的功函數、在漏極金屬硅化物與第一半導體材料層的界面處的功函數會因為金屬原子的聚集而降低，因此，可以進一步降低了肖特基勢壘高度，進一步降低了后續形成的N型鰭式場效應晶體管的源極和漏極上的寄生電阻。
本實施例中，退火處理的溫度為大于等于100℃且小于等于200℃，退火處理的時間為大于等于1s且小于等于10s。
對金屬層之所以進行上述條件的退火，原因如下：
本實施例中，所述金屬層27的材料為鋁，所述源極金屬硅化物層為NiPt金屬硅化物層、Pt金屬硅化物層或Ni金屬硅化物層，所述漏極金屬硅化物層與所述源極金屬硅化物層材料相同。“退火處理的溫度為大于等于100℃且小于等于200℃，退火處理的時間為大于等于1s且小于等于10s”的退火條件可以將更多的鋁原子沿著源極金屬硅化物的晶界擴散，并聚集在源極金屬硅化物層與第一半導體材料層的界面處。還可以將更多的鋁原子沿著漏極金屬硅化物層的晶界擴散，并聚集在漏極金屬硅化物層與第一半導體材料層的界面處。從而可以更多的降低肖特基勢壘高度。如果退火溫度太大，退火時間太長，鋁原子會擴散至第一半導體材料層的內部，也就是說，會對第一半導體材料層內部造成更多的晶格缺陷。如果退火溫度太低，退火時間太短，則不會有足夠的鋁原子擴散并聚集在源極金屬硅化物層與第一半導體材料層的界面處、漏極金屬硅化物層與第一半導體材料層的界面處，從而不能夠很好的降低肖特基勢壘高度。
需要說明的是，金屬層27的厚度如果太大，則上述相應的退火步驟中，過多的金屬原子會擴散至第一半導體材料層中，從而在第一半導體材料層內會引起過多的晶格缺陷。金屬層的厚度如果太小，則不會有足夠的金屬離子擴散并聚集在源極金屬硅化物層與第一半導體材料層的界面處，并且不會有足夠的金屬原子擴散并聚集在漏極金屬硅化物層與第一半導體材料層的界面處，從而不能夠很好的降低肖特基勢壘高度。
其他實施例中，金屬層27的厚度如果不在上述范圍內，也屬于本發明保護范圍，也能提高后續形成的鰭式場效應晶體管性能，只是提高的效果略差。
接著，參考圖10，將所述退火處理后的所述金屬層27去除。
之所以將退火處理后的金屬層27去除的原因如下：防止后續形成的晶體管發生不應有的連通。
去除退火處理后的金屬層27的工藝為各向異性干法刻蝕工藝，刻蝕氣體為氯氣、氯化硼、氫氣、氮氣、三氟甲烷和甲烷。所述干法刻蝕的功率為200瓦～400瓦，刻蝕腔的壓強為30毫托～200毫托，刻蝕溫度為40℃～60℃。
所述干法刻蝕后需要采用清洗液進行沖洗，以去除金屬柵極(鋁柵極)表面殘余的氯離子。清洗液為水或醇類溶液。清洗液進行沖洗的時間為10秒～40秒，清洗液的流量為2升/分鐘～6升/分鐘，清洗液的壓力為20牛～60牛。
干法刻蝕后，清洗液對金屬柵極(鋁柵極)進行沖洗，殘留于金屬柵極(鋁柵極)表面的氯離子易于被水或醇類溶液中的氫氧根中和，容易在沖洗過程中被帶走，從而防止了所殘留的氯離子與空氣中的水和金屬柵極(鋁柵極)發生反應而發生腐蝕，產生氧化鋁等聚合物，從而避免了柵極性能不穩定的問題，提高了半導體器件的良率。
接著，參考圖11，將退火處理后的金屬層27去除后，在源極通孔內形成源極金屬插塞28a，在漏極通孔內形成漏極金屬插塞28b。
本實施例中，源極金屬插塞和漏極金屬插塞的材料為鎢，也可以為其他類型的本領域技術人員公知的金屬，具體為本領域技術人員的熟知技術。
需要說明的是，本實施例是先形成金屬柵極結構，再對第二半導體材料層進行第一快速熱退火處理、第二快速熱退火處理形成的源極金屬硅化物層和漏極金屬硅化物層。如果先形成源極金屬硅化物層和漏極金屬硅化物層，再形成金屬柵極結構，那么在形成金屬柵極結構的高k柵介質層的過程中，需要高溫退火處理，該高溫退火處理會破壞已經形成的源極金屬硅化物層和漏極金屬硅化物層的結構。
雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
- 還沒有人留言評論。精彩留言會獲得點贊！