平面型VDMOS的制造方法與流程

本發明實施例涉及半導體器件制造技術領域，尤其涉及一種平面型VDMOS的制造方法。

背景技術：

平面型垂直雙擴散金屬氧化物半導體晶體管(簡稱：平面型VDMOS)是通過源離子和體離子注入后形成的橫向擴散距離差構成溝道的功率器件，它廣泛應用于開關電源領域。

平面型VDMOS在制造過程中，為了降低體區電阻、體區和孔區的電阻以及源區和體區的短接電阻，進而改善器件的UIS性能，需要在形成二氧化硅層后，采用P型離子注入工藝將P型離子注入到器件中的相應位置。

圖1為現有技術中進行P型離子注入后的平面型VDMOS的結構示意圖，如圖1所示，在傳統工藝中，在N型多晶硅層4和柵氧化層3上形成二氧化硅層9后，采用普注工藝進行P型離子注入時，P型離子會穿透二氧化硅層9和柵氧化層3，直至注入到體區7中，由于在二氧化硅層9下方存在N型多晶硅層4，所以在P型離子注入時，P型離子也會到達N型多晶硅層4，但作為柵極的N型多晶硅層，要求電阻越小越好，由于P型離子注入造成了補償效應，使N型多晶硅層4的電阻升高，進而造成了平面型VDMOS的閾值電壓漂移，開關速度降低，最終可能導致平面型VDMOS失效。

技術實現要素：

本發明實施例提供一種平面型VDMOS的制造方法，該方法在氮化硅層的阻擋下有效防止了進行P型離子注入時，P型離子達到N型多晶硅層。在改善平面型VDMOS的UIS性能的同時，保證了平面型VDMOS的閾值電壓，進而提高了平面型VDMOS的性能。

本發明實施例提供一種平面型VDMOS的制造方法，包括：

在硅基底上生長柵氧化層；

在所述柵氧化層上沉積N型多晶硅層；

在所述N型多晶硅層上沉積氮化硅層；

去除所述柵氧化層上方左右兩端的N型多晶硅層和氮化硅層；

在所述硅基底中形成所述平面型VDMOS的體區和源區；

在所述左右兩端的柵氧化層的上表面，所述N型多晶硅層的側面，所述氮化硅層的上表面及側面沉積二氧化硅層；

將P型離子從所述二氧化硅層上注入直至體區中。

進一步地，如上所述的方法，所述將P型離子從所述二氧化硅層上注入直至體區中之后，還包括：

刻蝕掉所述左右兩端的柵氧化層上的及所述氮化硅層上的二氧化硅層；

去除所述氮化硅層。

進一步地，如上所述的方法，所述去除所述氮化硅層具體包括：

采用磷酸進行濕法刻蝕處理，去除所述氮化硅層。

進一步地，如上所述的方法，所述去除所述柵氧化層上方左右兩端的N型多晶硅層和氮化硅層具體包括：

在所述氮化硅層上形成光阻層；

去除所述氮化硅層上方左右兩端的光阻層；

以保留的光阻層為掩膜，采用干法刻蝕工藝，刻蝕掉所述柵氧化層上方左右兩端的N型多晶硅層和氮化硅層。

進一步地，如上所述的方法，所述在所述硅基底中形成所述平面型VDMOS的體區和源區具體包括：

在所述硅基底中注入體區離子，并進行驅入處理；

采用光刻工藝，在體區中定義出源區，向源區中注入源區離子，并進行離子激活處理。

進一步地，如上所述的方法，所述在硅基底上生長柵氧化層前，還包括：

形成所述平面型VDMOS的JFET區。

進一步地，如上所述的方法，所述氮化硅層的厚度為2000-4000埃。

進一步地，如上所述的方法，所述P型離子為硼離子，所述P型離子注入的能量為50-120KEV。

本發明實施例提供一種平面型VDMOS的制造方法，通過在硅基底上生長柵氧化層；在柵氧化層上沉積N型多晶硅層；在N型多晶硅層上沉積氮化硅層；去除柵氧化層上方左右兩端的N型多晶硅層和氮化硅層；在硅基底中形成平面型VDMOS的體區和源區；在左右兩端的柵氧化層的上表面，N型多晶硅層的側面，氮化硅層的上表面及側面沉積二氧化硅層；將P型離子從二氧化硅層上注入直至體區中。該方法在氮化硅層的阻擋下有效防止了進行P型離子注入時，P型離子達到N型多晶硅層。在改善平面型VDMOS的UIS性能的同時，保證了平面型VDMOS的閾值電壓，進而提高了平面型VDMOS的性能。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為現有技術中進行P型離子注入后的平面型VDMOS的結構示意圖；

圖2為本發明平面型VDMOS的制造方法實施例一的流程圖；

圖3為本發明實施例一提供的平面型VDMOS的制造方法中在硅基底上生長柵氧化層后的結構示意圖；

圖4為本發明實施例一提供的平面型VDMOS的制造方法中在柵氧化層上沉積N型多晶硅層后的結構示意圖；

圖5為本發明實施例一提供的平面型VDMOS的制造方法中在N型多晶硅層上沉積氮化硅層后的結構示意圖；

圖6為本發明實施例一提供的平面型VDMOS的制造方法中去除柵氧化層上方左右兩端的N型多晶硅層和氮化硅層后的結構示意圖；

圖7為本發明實施例一提供的平面型VDMOS的制造方法中在硅基底中形成平面型VDMOS的體區后的結構示意圖；

圖8為本發明實施例一提供的平面型VDMOS的制造方法中在硅基底中形成平面型VDMOS的源區后的結構示意圖；

圖9為本發明實施例一提供的平面型VDMOS的制造方法中在左右兩端的柵氧化層的上表面，N型多晶硅層的側面，氮化硅層的上表面及側面沉積二氧化硅層后的結構示意圖；

圖10為本發明實施例一提供的平面型VDMOS的制造方法中將P型離子從二氧化硅層上注入直至體區中后的結構示意圖；

圖11為本發明平面型VDMOS的制造方法實施例二的第一流程圖；

圖12為本發明平面型VDMOS的制造方法實施例二的第二流程圖；

圖13為本發明實施例一提供的平面型VDMOS的制造方法中去除氮化硅層上方左右兩端的光阻層后的結構示意圖；

圖14為本發明平面型VDMOS的制造方法實施例二的第三流程圖；

圖15為本發明實施例一提供的平面型VDMOS的制造方法中刻蝕掉左右兩端的柵氧化層上的及氮化硅層上的二氧化硅層后的結構示意圖；

圖16為本發明實施例一提供的平面型VDMOS的制造方法中去除氮化硅層后的結構示意圖。

附圖標記：

1-N型襯底 2-N型外延層 3-柵氧化層

4-N型多晶硅層 5-氮化硅層 6-光阻層

7-體區 8-源區 9-二氧化硅層

10-P型離子區

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

圖2為本發明平面型VDMOS的制造方法實施例一的流程圖，如圖2所示，本實施例中提供的平面型VDMOS的制造方法包括：

步驟101，在硅基底上生長柵氧化層3。

本實施例中，硅基底包括N型襯底1和N型外延層2，其中，N型外延層2生長于N型襯底1上。N型襯底1為重摻雜N型襯底，N型外延層2為輕摻雜N型外延層。具體的N型襯底1的摻雜濃度以及N型外延層2的摻雜濃度與現有技術中的摻雜濃度相同，在此不再一一贅述。

圖3為本發明實施例一提供的平面型VDMOS的制造方法中在硅基底上生長柵氧化層后的結構示意圖，如圖3所示，本實施例中，可采用干法氧化工藝或濕法氧化工藝生成柵氧化層，具體的柵氧化層的物質為二氧化硅。

步驟102，在柵氧化層3上沉積N型多晶硅層4。

圖4為本發明實施例一提供的平面型VDMOS的制造方法中在柵氧化層上沉積N型多晶硅層后的結構示意圖。如圖4所示，本實施例中，可采用化學氣相沉積工藝，在柵氧化層3上沉積N型多晶硅層4。該N型多晶硅層4作為柵極多晶硅層。本實施例中的N型多晶硅層4為具有低阻值的N型多晶硅層。

步驟103，在N型多晶硅層4上沉積氮化硅層5。

本實施例中，可采用化學氣相沉積工藝，在N型多晶硅層4上沉積氮化硅層5。

本實施例中，由于氮化硅致密，能夠阻擋后續的P型離子穿過。所以，本實施例中，沉積的氮化硅層5的厚度為能夠在后續P型離子注入時，阻擋P型離子進入到N型多晶硅層的厚度。其中，圖5為本發明實施例一提供的平面型VDMOS的制造方法中在N型多晶硅層上沉積氮化硅層后的結構示意圖。

步驟104，去除柵氧化層3上方左右兩端的N型多晶硅層4和氮化硅層5。

本實施例中，可采用光刻、刻蝕工藝，也可以為其他工藝，去除柵氧化層3上方左右兩端的N型多晶硅層4和氮化硅層5。

圖6為本發明實施例一提供的平面型VDMOS的制造方法中去除柵氧化層上方左右兩端的N型多晶硅層和氮化硅層后的結構示意圖，如圖6所 示，本實施例中，去除掉柵氧化層3上方左右兩端的N型多晶硅層4和氮化硅層5后，保留下來的柵氧化層3上方中間區域的N型多晶硅層4和氮化硅層5具有相同的長度和寬度。

步驟105，在硅基底中形成平面型VDMOS的體區7和源區8。

圖7為本發明實施例一提供的平面型VDMOS的制造方法中在硅基底中形成平面型VDMOS的體區后的結構示意圖，如圖7所示，本實施例中，在硅基底中形成平面型VDMOS的體區7時，具體是在硅基底的N型外延層2中的兩側區域形成體區7。

圖8為本發明實施例一提供的平面型VDMOS的制造方法中在硅基底中形成平面型VDMOS的源區后的結構示意圖。如圖8所示，本實施例中，在硅基底中形成平面型VDMOS的源區8時，具體是在N型外延層2中形成的體區7內形成源區8。

步驟106，在左右兩端的柵氧化層3的上表面，N型多晶硅層4的側面，氮化硅層5的上表面及側面沉積二氧化硅層9。

圖9為本發明實施例一提供的平面型VDMOS的制造方法中在左右兩端的柵氧化層的上表面，N型多晶硅層的側面，氮化硅層的上表面及側面沉積二氧化硅層后的結構示意圖，如圖9所示，本實施例中，在硅基底中形成平面型VDMOS的源區后，在整個平面型VDMOS器件的上方沉積二氧化硅層9。

本實施例中，可采用化學氣相沉積工藝進行二氧化硅層的沉積，其中，二氧化硅層的厚度為1500-3000埃。

步驟107，將P型離子從二氧化硅層9上注入直至體區7中。

圖10為本發明實施例一提供的平面型VDMOS的制造方法中將P型離子從二氧化硅層上注入直至體區中后的結構示意圖，如圖10所示，本實施例中，采用普注的工藝從二氧化硅層上注入P型離子，P型離子穿過二氧化硅層9和柵氧化層3后，進入到體區7中，形成P型離子區10。由于二氧化硅層9的中間區域的下方為氮化硅層5，致密的氮化硅層5作為阻擋層，阻止了P型離子繼續向下注入，穿透氮化硅5到達N型多晶硅4中，使得N型多晶硅層4的電阻保持在較低的水平。

本實施例中，在進行P型離子注入時，注入的為P型重摻雜離子，其 中的P型離子可以為硼離子，能量為50-120KEV。

本實施例提供的平面型VDMOS的制造方法，通過在硅基底上生長柵氧化層；在柵氧化層上沉積N型多晶硅層；在N型多晶硅層上沉積氮化硅層；去除柵氧化層上方左右兩端的N型多晶硅層和氮化硅層；在硅基底中形成平面型VDMOS的體區和源區；在左右兩端的柵氧化層的上表面，N型多晶硅層的側面，氮化硅層的上表面及側面沉積二氧化硅層；將P型離子從二氧化硅層上注入直至體區中。由于二氧化硅層的中間區域的下方為致密的氮化硅層，氮化硅層作為阻擋層，阻止了P型離子繼續向下注入，穿透氮化硅到達N型多晶硅中，使得N型多晶硅層的電阻保持在較低的水平，在改善平面型VDMOS的UIS性能的同時，保證了平面型VDMOS的閾值電壓，進而提高了平面型VDMOS的性能。

圖11為本發明平面型VDMOS的制造方法實施例二的第一流程圖，如圖11所示，本實施例中提供的平面型VDMOS的制造方法包括：

步驟201，形成平面型VDMOS的JFET區。

本實施例中，首先在N型外延層2上生長一層初始氧化層。然后定義出環區，并做環區的離子注入和驅入處理。最后采用光刻和離子注入工藝，形成JFET區，本實施例中，為了突出后續平面型VDMOS的工藝流程和形成的平面型VDMOS的結構，在本實施例中的說明書附圖中未對JFET區進行顯示和符號標注。

步驟202，在硅基底上生長柵氧化層3。

步驟203，在柵氧化層3上沉積N型多晶硅層4。

本實施例中，步驟202-步驟203與本發明平面型VDMOS的制造方法實施例一中的步驟101-步驟102相同，在此不再一一贅述。

步驟204，在N型多晶硅層4上沉積氮化硅層5。

優選地，本實施例中，在N型多晶硅層4上沉積氮化硅層5時，氮化硅層5的厚度為2000-4000埃。

本實施例中，將沉積的氮化硅層5的厚度設定為2000-4000埃，能夠有效防止后續采用普注工藝進行P型離子注入時，P型離子進入到N型多晶硅層4中。

步驟205，去除柵氧化層3上方左右兩端的N型多晶硅層4和氮化硅層5。

進一步地，本實施例中，步驟205可分為以下三個步驟進行，圖12為本發明平面型VDMOS的制造方法實施例二的第二流程圖，如圖12所示。

步驟205a，在氮化硅層5上形成光阻層。

本實施例中，在整個氮化硅層5上形成光阻層。光阻層的光阻主要由樹脂，感光劑，溶劑三種成分混合而成，該光阻層可以為正向光阻層也可以為負向光阻層，本實施例中對此不做限定。

步驟205b，去除氮化硅層5上方左右兩端的光阻層。

本實施例中，圖13為本發明實施例一提供的平面型VDMOS的制造方法中去除氮化硅層上方左右兩端的光阻層后的結構示意圖，如圖13所示，在光阻層上定義出柵極的大小和位置，保留氮化硅層5上方的中間區域的光阻層6，去除氮化硅層5上方左右兩端的光阻層。

步驟205c，以保留的光阻層6為掩膜，采用干法刻蝕工藝，刻蝕掉柵氧化層3上方左右兩端的N型多晶硅層4和氮化硅層5。

本實施例中，以保留的光阻層6為掩膜，對柵氧化層3上方左右兩端的N型多晶硅層4和氮化硅層5分別進行干法干法刻蝕工藝，在刻蝕掉柵氧化層3上方左右兩端的N型多晶硅層4和氮化硅層5后，去除保留的光阻層6。

步驟206，在硅基底中形成平面型VDMOS的體區7和源區8。

進一步地，本實施例中，步驟206可分為以下兩個步驟進行，圖14為本發明平面型VDMOS的制造方法實施例二的第三流程圖，如圖14所示。

步驟206a，在硅基底中注入體區離子，并進行驅入處理。

具體地，本實施例中，在硅基底的N型外延層2中采用離子注入工藝，進行體區離子注入，該體區離子為P型離子，該P型離子可以為硼離子或二氟化硼離子，其中進行體區離子注入時，劑量可以為1.0E13-1.0E15個/平方厘米，能量可以為60-120KEV。

本實施例中，在進行體區離子注入后，進行驅入處理，其中驅入處理的溫度可以為900-1150度。時間可以為40-200分鐘。

步驟206b，采用光刻工藝，在體區7中定義出源區8，向源區8中注入源區離子，并進行離子激活處理。

本實施例中，向源區中注入的源區離子為N型離子，該N型離子可以為砷離子或磷離子。其中，進行源區離子注入時的注入劑量可以為1.0E15-1.0E16個/平方厘米，能量可以為50-120KEV。

本實施例中，進行離子激活處理時，溫度可以為800-1000度，時間可以為20-60分鐘。

步驟207，在左右兩端的柵氧化層3的上表面，N型多晶硅層4的側面，氮化硅層5的上表面及側面沉積二氧化硅層9。

本實施例中，步驟207與本發明平面型VDMOS的制造方法實施例一中的步驟106相同，在此不再一一贅述。

步驟208，將P型離子從二氧化硅層9上注入直至體區7中。

進一步地，本實施例中，從二氧化硅層9進行P型離子注入時，注入的P型離子可以為硼離子，注入的能量可以為50-120KEV。

步驟209，刻蝕掉左右兩端的柵氧化層3上的及氮化硅層5上的二氧化硅層。

本實施例中，圖15為本發明實施例一提供的平面型VDMOS的制造方法中刻蝕掉左右兩端的柵氧化層上的及氮化硅層上的二氧化硅層后的結構示意圖，如圖15所示，可采用干法刻蝕工藝刻蝕掉左右兩端的柵氧化層3上的及氮化硅層5上的二氧化硅層9。本實施例中，刻蝕掉左右兩端的柵氧化層3上的及氮化硅層5上的二氧化硅層9后，氮化硅層5暴露出來。

步驟210，去除氮化硅層5。

優選地，本實施例中，采用磷酸進行濕法刻蝕處理，去除氮化硅層5。

圖16為本發明實施例一提供的平面型VDMOS的制造方法中去除氮化硅層后的結構示意圖。具體地，本實施例中，采用加熱后的熱磷酸進行濕法刻蝕處理，能夠加快去除氮化硅層5，并且采用濕法刻蝕能夠在刻蝕完氮化硅層5后停止刻蝕，不會損壞下層N型多晶硅層。

本實施例提供的平面型VDMOS的制造方法中，在N型多晶硅層4上沉積氮化硅層5時，氮化硅層5的厚度為2000-4000埃，能夠有效防止后續采 用普注工藝進行P型離子注入時，P型離子進入到N型多晶硅層4中。將P型離子從二氧化硅層8上注入直至體區7中后，刻蝕掉左右兩端的柵氧化層3上的及氮化硅層5上的二氧化硅層，采用磷酸進行濕法刻蝕處理，去除氮化硅層5，能夠在刻蝕完氮化硅層5后停止刻蝕，不會損壞下層N型多晶硅層。

最后應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。