半導體器件制作方法、半導體器件及電子裝置與流程

本發明涉及半導體技術領域，具體而言涉及一種半導體器件制作方法、半導體器件及電子裝置。

背景技術：

隨著半導體技術的發展，集成電路尤其是超大規模集成電路中的主要器件金屬-氧化物-半導體場效應晶體管(簡稱MOSFET)的幾何尺寸一直在不斷縮小，半導體器件的特征尺寸已經縮小到納米級別。半導體器件在這種特征尺寸下，傳統平面制作半導體器件的方法已經無法適用了。于是人們提出了各種新型的半導體器件結構，其中鰭式場效應晶體管(finFET)是用于22nm及以下工藝節點的先進半導體器件結構，其可以有效控制器件按比例縮小所導致的難以克服的短溝道效應。

圖1A～圖1D示出了一種普遍的finFET器件結構和形成方法，首先，提供半導體襯底100，然后在所述半導體襯底100上形成硬掩膜層101和圖形化的光刻膠層102，所述光刻膠層102的圖形與待形成的finFET器件的鰭結構對應，然后以所述光刻膠層102為掩膜刻蝕所述硬掩膜層101以形成圖形化的硬掩膜層101A然后以圖形化的硬掩膜層101A為掩膜刻蝕半導體襯底100以形成至少一個鰭結構103(在本示例中形成兩個鰭結構)，接著向溝槽中填充氧化物并隨后磨削拋光氧化物直至硅暴露，以確定“鰭”的高度，再進行對氧化層進行凹槽刻蝕以便形成在“鰭”之間的隔離結構，最后在所述鰭結構上和所述氧化物形成柵極結構。

然而這種結構的finFET仍然遭受漏電問題，并且由于淺溝槽隔離結構(STI)中氧化物導熱性較差導致器件的自熱效應嚴重。

因此，有必要提出一種新的制作方法，以解決上述存在的問題。

技術實現要素：

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了克服目前存在的問題，本發明一方面提供一種半導體器件的制作方法，其包括：a：提供半導體襯底，在所述半導體襯底上形成至少一個finFET器件的鰭結構；b：在每個所述鰭結構兩側形成間隙壁；c：以所述間隙壁為掩膜刻蝕所述半導體襯底，以在所述半導體襯底靠近所述鰭結構底部的區域中形成用于形成隔離結構的槽；d：用導熱性能高的絕緣材料填充所述用于形成隔離結構的槽以形成隔離結構，其中所述絕緣材料的導熱性能為45W/mK。

優選地，所述間隙壁為氮化硅。

優選地，所述用于形成隔離結構的槽向所述鰭結構底部的半導體襯底凹陷。

優選地，所述絕緣材料為氧化鋁。

優選地，所述步驟d包括：對所述半導體襯底進行熱處理，以使所述鰭結構外側和所述半導體襯底靠近所述用于形成隔離結構的槽的區域轉變為氧化物；形成覆蓋所述用于形成隔離結構的槽的氫氧化鋁溶膠；執行凹陷刻蝕以去除所述用于形成隔離結構的槽上方的氫氧化鋁溶膠和所述鰭結構外側的氧化物；執行退火處理以使所述氫氧化鋁溶膠轉變為氧化鋁。

優選地，所述氫氧化鋁溶膠通過水解異丙醇鋁或乙醇鋁形成。

優選地，所述凹陷刻蝕采用鹽酸進行。

優選地，所述步驟d還包括：去除所述鰭結構兩側的間隙壁。

本發明提出的半導體器件的制作方法，在所述半導體襯底靠近所述鰭結構底部的區域中形成用于形成隔離結構的槽，并且用導熱性能高的絕緣材料填充所述用于形成隔離結構的槽以形成隔離結構，其中所述絕緣材料的導熱性能為45W/mK，這樣形成的器件由于隔離結構 內的絕緣材料導熱性能很高，因而可良好的傳遞熱量，降低器件的自加熱效應。

進一步地，本發明的半導體器件制作方法，所述用于形成隔離結構的槽向所述鰭結構底部的半導體襯底凹陷，并且對所述半導體襯底進行熱處理，以使所述鰭結構外側和所述半導體襯底靠近所述用于形成隔離結構的槽的區域轉變為氧化物，這樣可以最大程度使所述鰭結構與半導體襯底隔離，減小漏電流和短溝道效應。

本發明另一方面提供一種半導體器件，其包括：半導體襯底，位于所述半導體襯底上的至少一個finFET器件的鰭結構，所述半導體襯底中靠近所述鰭結構底部的區域形成有用于形成隔離結構的槽，所述用于形成隔離結構的槽填充有導熱性能高的絕緣材料以形成隔離結構，其中所述絕緣材料的導熱性能為45W/mK。

優選地，所述用于形成隔離結構的槽向所述鰭結構底部的半導體襯底凹陷。

優選地，所述半導體襯底上靠近所述用于形成隔離結構的槽的區域形成為氧化物。

優選地，所述絕緣材料為氧化鋁。

本發明提出的半導體器件，在所述半導體襯底靠近所述鰭結構底部的區域中形成用于形成隔離結構的槽，并且用導熱性能高的絕緣材料填充所述用于形成隔離結構的槽以形成隔離結構，其中所述絕緣材料的導熱性能為45W/mK，因而可良好的傳遞熱量，降低器件的自加熱效應。

進一步地，本發明的半導體器件，所述用于形成隔離結構的槽向所述鰭結構底部的半導體襯底凹陷，所述鰭結構外側和所述半導體襯底靠近所述用于形成隔離結構的槽的區域轉變為氧化物，這樣可以最大程度使所述鰭結構與半導體襯底隔離，減小漏電流和短溝道效應。

本發明再一方面提供一種電子裝置，其包括本發明提供的上述半導體器件。

本發明提出的電子裝置，由于具有上述半導體器件，因而具有類似的優點。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1A～圖1D示出了現有技術中形成finFET器件鰭結構的方法示意圖；

圖2A～圖2J示出了本發明一實施方式的制作方法依次實施各步驟所獲得器件的剖面示意圖；

圖3示出了根據本發明一實施方式的制作方法的步驟流程圖；

圖4示出了根據本發明一實施方式的半導體器件結構示意圖；

圖5示出了根據本發明一實施方式的電子裝置的示意圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

應當理解的是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或層被稱為“在…上”、“與…相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在…上”、“與…直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本發明教導之下， 下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。

空間關系術語例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在…下面”和“在…下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。

在此使用的術語的目的僅在于描述具體實施例并且不作為本發明的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括復數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。

本發明提供一種半導體器件制作方法，用于制作新型finFET器件，如圖3所示具體地包括：步驟S301，提供半導體襯底，在所述半導體襯底上形成至少兩個finFET器件的鰭結構；步驟S302，在每個所述鰭結構兩側形成間隙壁；步驟S303，以所述間隙壁為掩膜刻蝕所述半導體襯底，以在所述半導體襯底靠近所述鰭結構底部的區域中形成用于形成隔離結構的槽；步驟S304，用導熱性能高的絕緣材料填充所述用于形成隔離結構的槽以形成隔離結構，其中所述絕緣材料的導熱性能為45W/mK。

為了徹底理解本發明，將在下列的描述中提出詳細的結構及步驟，以便闡釋本發明提出的技術方案。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。

實施例一

下面結合圖2A～圖2J對本發明的半導體器件的制作方法做詳細描述。

首先，如圖2A所示，提供半導體襯底200，該半導體襯底200可以是以下所提到的材料中的至少一種：硅、鍺。此外，半導體襯底上可以形成有其它器件，例如PMOS和NMOS晶體管。在半導體襯底中可以形成有隔離結構，所述隔離結構為淺溝槽隔離(STI)結構或者局部氧化硅(LOCOS)隔離結構。半導體襯底中還可以形成有CMOS器件，CMOS器件例如是晶體管(例如，NMOS和/或PMOS)等。同樣，半導體襯底中還可以形成有導電構件，導電構件可以是晶體管的柵極、源極或漏極，也可以是與晶體管電連接的金屬互連結構，等等。

作為示例，在本實施例中，半導體襯底200單晶硅。

接著，如圖2B所示，在所述半導體襯底200上形成硬掩膜層201和圖形化的光刻膠層202，所述光刻膠層202的圖形與待形成的finFET器件的鰭結構對應。

接著，如圖2C所示，以所述光刻膠層102為掩膜刻蝕所述硬掩膜層101以形成圖形化的硬掩膜層201A，然后以圖形化的硬掩膜層101A為掩膜刻蝕半導體襯底100以形成至少一個鰭結構203。

作為示例，在本示例中形成兩個鰭結構。

接著，如圖2D所示，形成覆蓋所述半導體襯底200和鰭結構203的氮化層204。

作為示例，在本實施例中氮化層204采用氮化硅。

接著，如圖2E所示，通過干法刻蝕去除半導體200上的氮化層204，保留鰭結構203兩側的氮化層204以作為間隙壁205。

接著，如圖2F所示，以所述間隙壁205為掩膜刻蝕所述半導體襯底200，以在所述半導體襯底200靠近所述鰭結構203底部的區域中形成用于形成隔離結構的槽206，所述用于形成隔離結構的槽206為向下凹的弧形狀槽狀，所述用于形成隔離結構的槽206向所述鰭結構203下方的半導體襯底凹陷。在形成所述于形成隔離結構的槽206后，去除所述間隙壁205。

作為示例，在本實施例中，可先采用堿性濕法刻蝕或干法刻蝕形 成所述用于形成隔離結構的槽206，然后采用干法刻蝕去除所述間隙壁205。其中，干法刻蝕可采用CF4、NF3或SF6氣體，在壓強0.1～20mT、功率:100～3000w,流速:20～2000sccm,溫度:0～100度的工藝條件下進行。并且，干法刻蝕后可用DHF(稀釋的氫氟酸)清洗，其中氫氟酸濃度在100:1～1000:1之間。堿性濕法刻蝕可采用(四甲基氫氧化銨)腐蝕Si進行,工藝溫度在0～10度,TMAH濃度為1％～90％。

接著，如圖2G所示，對所述半導體襯底200進行熱處理，以使所述鰭結構203外側和所述半導體襯底200靠近所述用于形成隔離結構的槽206的區域轉變為氧化物207，即將該區域的硅轉化為氧化硅。

接著，如圖2H所示，形成覆蓋所述用于形成隔離結構的槽206的氫氧化鋁溶膠208。

作為示例，在本實施例中氫氧化鋁溶膠208通過用去離子水水解異丙醇鋁或乙醇鋁形成。

接著，如圖2I所示，執行凹陷(recess etch)刻蝕以去除所述用于形成隔離結構的槽206上方的氫氧化鋁溶膠208和所述鰭結構203外側的氧化物207。

最后，如圖2J所示，執行退火處理以使所述氫氧化鋁溶膠208轉變為氧化鋁(Al₂O₃)形成隔離結構209。

至此完成了本實施例半導體器件制作方法的全部步驟，可以理解的是該方法之前、之中或之后還可包括其他工藝步驟，比如柵極的形成、源/漏的摻雜和形成等等。

在本實施例采用氧化鋁(Al₂O₃)作為隔離結構的填充材料，其導熱性能達到45W/mK，遠優于氧化硅的導熱性能(氧化硅的導熱性能為7.645W/mK)，因此，可降低器件的自熱效應。

實施例二

本發明還提供一種采用實施例一中所述的方法制作的半導體器件，包括半導體襯底400，位于所述半導體襯底上的至少一個finFET器件的鰭結構401，所述半導體襯底400中靠近所述鰭結構401底部的區域形成有用于形成隔離結構的槽402，所述用于形成隔離結構的槽402填充有導熱性能高的絕緣材料403以形成隔離結構，其中所述 絕緣材料403的導熱性能為45W/mK。

優選地，所述用于形成隔離結構的槽402向所述鰭結構401底部的半導體襯底400凹陷。

優選地，所述半導體襯底400上靠近所述用于形成隔離結構的槽402的區域形成為氧化物404。

優選地，所述絕緣材料403為氧化鋁。

實施例三

本發明另外還提供一種電子裝置，其包括前述的半導體器件。

由于包括的半導體器件采用晶圓級封裝，因而具有該工藝帶來的優點，并且由于采用上述方法進行封裝，良品率較高，成本相對降低，因此該電子裝置同樣具有上述優點。

該電子裝置，可以是手機、平板電腦、筆記本電腦、上網本、游戲機、電視機、VCD、DVD、導航儀、照相機、攝像機、錄音筆、MP3、MP4、PSP等任何電子產品或設備，也可以是具有上述半導體器件的中間產品，例如：具有該集成電路的手機主板等。在本實施中以PDA為例進行示例，如圖5所示。

本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發明并不局限于上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的范圍以內。本發明的保護范圍由附屬的權利要求書及其等效范圍所界定。