功率金氧半導體場效晶體管及其制作方法與流程

本發明是有關于一種半導體元件及其制作方法，且特別是有關于一種功率金氧半導體場效晶體管及其制作方法。

背景技術：

在現有的半導體裝置中，功率金氧半導體場效晶體管(metal oxide semiconductor field effect transistor,簡稱：MOSFET)被用在大量電子設備，包括電源、汽車電子、電腦和電池推動裝置如移動電話中。功率金氧半導體場效晶體管可以用于各種各樣的應用，例如將電源連接至具有負荷的特定電子裝置的開關。

功率金氧半導體場效晶體管通過將適當電壓施加至功率金氧半導體場效晶體管的柵極，以導通此裝置而形成連接功率金氧半導體場效晶體管的源極(source)和漏極(drain)的通道，允許電流流動。在功率金氧半導體場效晶體管導通時，電流和電壓之間的關系呈線性關系，使此裝置可當作電阻之用。

一般而言，晶體管(包括功率金氧半導體場效晶體管在內)在導通的狀態下應具有較低的漏極/源極電阻(drain-source resistance)。垂直式功率金氧半導體場效晶體管就是通過將漏極設置于與源極接點的表面相反的表面上來達到低漏極/源極電阻的功效。將漏極設置于與源極接點相反的表面上可縮短電流的傳導路徑，因而可降低漏極/源極電阻。

然而，利用晶圓級芯片規模封裝(Wafer Level Chip Scale Packaging,簡稱：WLCSP)來封裝晶體管時，需要將所有接點(包括源極接點、漏極接點和柵極接點)設置于封裝體的相同表面(同一側)，如此配置才可將封裝體中連接至各個晶體管端子的表面輕易地利用焊球連接至電路板上。因此，將漏極和漏極接點設置于與源極接點的表面相反的表面會提高功率金氧半導體場效晶體管的封裝難度，因為此配置必須同時對該封裝體的相對兩側提供電性連接。因此，目前業界仍極需一種可使功率金氧半導體場效晶體管維持良好 電性效能及低漏極/源極電阻的封裝方法。

技術實現要素：

本發明提供一種功率金氧半導體場效晶體管及其制作方法，其可提升功率金氧半導體場效晶體管的電性效能。

本發明的功率金氧半導體場效晶體管包括一基材、一第一圖案化金屬層、一圖案化介電層、一第二圖案化金屬層以及多個焊球。基材包括一有源表面、相對有源表面的一背面、一源極區、一柵極區以及一漏極區。源極區以及柵極區位于有源表面，而漏極區位于背面。第一圖案化金屬層設置于有源表面上并包括一源極電極、一柵極電極、一漏極電極以及一連接線路。源極電極以及柵極電極分別電性連接至源極區以及柵極區。連接線路位于基材的一邊緣并與漏極電極電性連接。圖案化介電層設置于有源表面上并暴露第一圖案化金屬層。第二圖案化金屬層包括多個球底金屬層以及一連接金屬層。球底金屬層分別覆蓋源極電極、柵極電極及漏極電極。連接金屬層覆蓋并連接連接線路并延伸至邊緣以通過邊緣電性連接至漏極區。焊球分別設置于球底金屬層上。

本發明的功率金氧半導體場效晶體管的制作方法包括下列步驟。首先，提供晶圓。晶圓包括多個芯片。各芯片包括有源表面、相對有源表面的背面、第一圖案化金屬層、源極區、柵極區以及漏極區。第一圖案化金屬層包括源極電極、柵極電極、漏極電極以及連接線路。源極電極以及柵極電極分別電性連接至位于有源表面的源極區以及柵極區。連接線路位于各芯片的邊緣并與漏極電極電性連接。漏極區位于背面。接著，形成圖案化介電層在有源表面上并暴露第一圖案化金屬層。接著，形成第二圖案化金屬層在第一圖案化金屬層上。第二圖案化金屬層包括多個球底金屬層以及連接金屬層。球底金屬層分別覆蓋源極電極、柵極電極及漏極電極。連接金屬層覆蓋并連接連接線路并延伸至邊緣以通過邊緣電性連接至漏極區。之后，形成多個焊球在球底金屬層上。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管還包括圖案化保護層，設置于有源表面上并暴露第一圖案化金屬層，圖案化介電層設置于圖案化保護層上。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管還包括種子層，設置于第一圖案化金屬層以及第二圖案化金屬層之間。

在本發明的一實施例中，上述的連接金屬層由邊緣延伸至芯片的側面，以電性連接至位于背面的漏極區。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管還包括硅通孔，貫穿基材以連通有源表面以及背面，連接金屬層電性連接硅通孔，以通過硅通孔電性連接至位于背面的漏極區。

在本發明的一實施例中，上述的連接線路的厚度介于3微米(μm)至5微米之間。

在本發明的一實施例中，上述的第二圖案化金屬層的厚度介于8微米至10微米之間。

在本發明的一實施例中，上述的第二圖案化金屬層的材料包括錫或銀。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管還包括金屬涂層，覆蓋背面。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管的制作方法，還包括：在形成圖案化介電層在有源表面上之前，形成圖案化保護層在有源表面上并暴露第一圖案化金屬層，圖案化介電層覆蓋圖案化保護層。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管的制作方法，還包括：在形成第二圖案化金屬層在第一圖案化金屬層上之前，形成種子層，種子層覆蓋圖案化介電層以及被圖案化介電層暴露的第一圖案化金屬層。接著，形成圖案化光阻層在種子層上，圖案化光阻層暴露位于第一圖案化金屬層及其周圍的部分圖案化介電層上的種子層。

在本發明的一實施例中，上述的第二圖案化金屬層形成于被圖案化光阻層暴露的種子層上。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管的制作方法還包括：在形成第二圖案化金屬層在第一圖案化金屬層上之后，移除圖案化光阻層。接著，移除被第二圖案化金屬層所暴露的種子層。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管的制作方法還包括：形成硅通孔，貫穿基材以連通有源表面以及背面，其中連接金屬層電性連接硅通孔。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管的制作方法，還包括：由背面對芯片進行減薄處理。

在本發明的一實施例中，上述的減薄處理包括機械研磨。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管的制作方法，還包括：形成金屬涂層于背面。

在本發明的一實施例中，上述的功率金氧半導體場效晶體管的制作方法，還包括：對晶圓進行單體化處理，以形成多個彼此分離的功率金氧半導體場效晶體管。

基于上述，本發明的功率金氧半導體場效晶體管的制作方法利用同一處理同時形成覆蓋柵極電極、源極電極與漏極電極的球底金屬層以及位于芯片的邊緣區且與漏極電極電性連接的連接金屬層。并且，此連接金屬層延伸至芯片的邊緣，以通過此邊緣電性連接至位于芯片的背面的漏極區。如此配置，漏極區可配置于芯片的背面，使漏極區與源極區位于芯片的相對兩表面，縮短電流的傳導路徑，因而可降低漏極/源極電阻。并且，漏極電極可配置于芯片的有源表面，再通過連接線路延伸至芯片的邊緣區，以通過連接金屬層由芯片的邊緣電性連接至位于芯片的背面的漏極區，因而使柵極電極、源極電極與漏極電極都可配置于芯片的有源表面，以方便功率金氧半導體場效晶體管通過焊球電性連接至外接電路板上。

并且，用以電性連接漏極電極與漏極區的連接金屬層是利用與球底金屬層同一電鍍處理而形成，因此無需增加額外的處理步驟。此外，由于連接金屬層是通過電鍍處理而形成，因而相較于通過濺鍍處理所形成的漏極電極以及連接線路(即，第一圖案化金屬層)而具有較厚的厚度，進而可承載較大的電流。因此，利用本發明的功率金氧半導體場效晶體管的制作方法所形成的功率金氧半導體場效晶體管可具有較優異的電性效能。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1A至圖1J是本發明的一實施例的一種功率金氧半導體場效晶體管的制作流程示意圖；

圖2是本發明的一實施例的對晶圓進行單體化處理的示意圖；

圖3是本發明的另一實施例的一種功率金氧半導體場效晶體管的示意圖。

附圖標記說明：

10、10a：晶圓；

100、100a：功率金氧半導體場效晶體管；

110：芯片/基材；

110a：有源區；

110b：邊緣區；

112：有源表面；

114、114a：背面；

116：漏極區；

118：磊晶層；

119：硅通孔；

120：第一圖案化金屬層；

122：源極電極；

124：柵極電極；

126：漏極電極；

128：連接線路；

130：圖案化保護層；

140：圖案化介電層；

150：第二圖案化金屬層；

152：球底金屬層；

154：連接金屬層；

160：焊球；

170：種子層；

180：圖案化光阻層；

190：金屬涂層；

E1：邊緣。

具體實施方式

有關本發明的前述及其他技術內容、特點與功效，在以下配合參考附圖的各實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：“上”、“下”、“前”、“后”、“左”、“右”等，僅是參考附加附圖的方向。因此，使用的方向用語是用來說明，而并非用來限制本發明。并且，在下列各實施例中，相同或相似的元件將采用相同或相似的標號。

圖1A至圖1J是本發明的一實施例的一種功率金氧半導體場效晶體管的制作流程示意圖。本實施例的功率金氧半導體場效晶體管的制作方法包括下列步驟：請同時參照圖1A以及圖1B，首先，提供如圖1A所示的晶圓10。晶圓10包括多個芯片110，上述的芯片110可例如呈陣列排列。在此需說明的是，為了附圖簡潔以及更清楚地呈現各芯片110的結構，圖1B至圖1J僅示出晶圓10中單一個芯片110的制作流程的剖面示意圖。各芯片110如圖1B所示包括有源表面112、相對有源表面112的背面114、第一圖案化金屬層120、源極區、柵極區以及漏極區116。第一圖案化金屬層120包括源極電極122、柵極電極124、漏極電極126以及連接線路128，其中，源極區以及柵極區位于芯片110的有源表面112上，漏極區116則位于芯片110的背面114。源極電極122以及柵極電極124分別電性連接至位于有源表面112的源極區以及柵極區。連接線路128則位于各芯片110的邊緣E1，并與漏極電極126電性連接。

詳細而言，各芯片110可包括有源區110a以及邊緣區110b，邊緣區110b可例如環繞有源區110a設置，并與有源區110a連接。源極電極122、柵極電極124以及漏極電極126如圖1A所示位于芯片110的有源區110a，而連接線路128則位于芯片的邊緣區110b，并延伸至芯片110的邊緣E1，且連接線路128與漏極電極126電性連接。

此外，在本實施例中，芯片110還可如圖1B所示包括圖案化保護層130，其設置于有源表面112上并暴露第一圖案化金屬層120。在本實施例中，第一圖案化金屬層120是通過濺鍍處理而形成，其厚度(也就是源極電極122、柵極電極124、漏極電極126以及連接線路128的厚度)約介于3微米(μm)至5微米之間。并且，漏極電極126與連接線路128為浮置(floating)線路， 也就是說，漏極電極126與連接線路128除了彼此電性連接，并不與其他線路電性連接。

詳細而言，芯片110可包括基底以及磊晶層118，基底即可作為漏極區116，其具有第一導電型，磊晶層118形成于漏極區116上并具有第一導電型。在本實施例中，基底例如是具有N型重摻雜的硅基底。磊晶層118例如是具有N型輕摻雜的磊晶層，且其形成方法包括進行選擇性磊晶生長(selective epitaxy growth，簡稱：SEG)處理。接著，可例如在磊晶層118中形成具有第二導電型的主體層。主體層例如是P型主體層，且其形成方法包括進行離子植入處理與后續的驅入(drive-in)處理。當然，本實施例僅用以舉例說明，本發明并不限定基底、磊晶層以及主體層的導電型態。

在本發明的一實施例中，也可在形成磊晶層118的步驟之后以及形成主體層的步驟之前，選擇性地在基底上形成墊氧化物層。墊氧化物層可以避免進行離子植入處理以形成主體層時造成的穿隧效應(tunneling effect)。墊氧化物層的材料例如是氧化硅，且其形成方法例如是進行熱氧化處理。

接著，請參照圖1C，形成圖案化介電層140在有源表面112上。詳細而言，圖案化介電層140是形成并覆蓋于圖案化保護層130上，并暴露第一圖案化金屬層120。之后，形成如圖1D所示的種子層170。種子層170全面性覆蓋圖案化介電層140以及被圖案化介電層140所暴露的第一圖案化金屬層120。在本實施例中，形成種子層170的方法可為濺鍍。

接著，請參照圖1E，形成圖案化光阻層180在種子層170上，其中，圖案化光阻層180如圖1E所示地暴露位于第一圖案化金屬層120及其周圍的部分圖案化介電層140上的種子層170。在本實施例中，圖案化光阻層180可例如具有在曝光之后會呈現裂解狀態的特性(正型感光材料)或可以鍵結的特性(負型感光材料)，以通過曝光顯影處理而形成如圖1E所示的圖案化光阻層180。

接著，請參照圖1F，形成第二圖案化金屬層150在第一圖案化金屬層120上。詳細而言，第二圖案化金屬層150是以被圖案化光阻層180所暴露的種子層170作為電極進行電鍍處理而形成，因此，第二圖案化金屬層150是形成于被圖案化光阻層180所暴露的種子層170上。在本實施例中，由于第二圖案化金屬層150是通過電鍍而形成，因而相較于通過濺鍍而形成的第一圖 案化金屬層120可具有較厚的厚度，也就是說，第二圖案化金屬層150的厚度大于第一圖案化金屬層120的厚度。具體而言，第二圖案化金屬層150的厚度約可介于8微米至10微米之間，且第二圖案化金屬層的材料包括錫或銀。第二圖案化金屬層150如圖1F所示包括多個球底金屬層152以及連接金屬層154，其中，球底金屬層152分別覆蓋源極電極122、柵極電極124及漏極電極126，而連接金屬層154則覆蓋并連接連接線路128，并延伸至邊緣E1，以通過邊緣E1電性連接至芯片110的背面114的漏極區116。如此配置，本實施例通過第二圖案化金屬層150中的連接金屬層154通過邊緣E1而電性連接漏極電極126至芯片110的背面114的漏極區116，由于連接金屬層154的厚度較厚，因而可承載較高的電流，進而可提升功率金氧半導體場效晶體管的電性效能。

在本實施例中，各芯片110的邊緣E1可具有貫孔，而各芯片110上的連接金屬層154可例如由邊緣E1延伸至各芯片的貫孔的側壁內，以通過各貫孔電性連接至芯片110的背面114的漏極區116。舉例而言，貫孔可設置于各芯片之間交界的四個角落。當然，本實施例并不限制連接金屬層154通過邊緣E1電性連接至芯片110的背面114的漏極區116的方式。

接著，請參照圖1G，移除前述的圖案化光阻層180，以暴露出下方的種子層。接著，再例如通過蝕刻處理移除未被第二圖案化金屬層150所覆蓋的部分種子層170，換句話說，就是移除被第二圖案化金屬層150所暴露的種子層170。

接著，可如圖1H所示，由芯片110的背面114對芯片110進行減薄處理，其中，減薄處理可包括機械研磨。當然，本實施例并不限制減薄芯片110的厚度的方法。之后，可如圖1F所示形成金屬涂層190在減薄后的芯片110的背面114a，以覆蓋背面114a。當然，若本實施例未對芯片110進行減薄處理，則金屬涂層190可形成于前述的背面114，以覆蓋背面114。之后，再如圖1J所示形成多個焊球160在第二圖案化金屬層150的球底金屬層152上，以形成如圖1J所示的功率金氧半導體場效晶體管100。

圖2是本發明的一實施例的對晶圓進行單體化處理的示意圖。接著，請參照圖2，對完成上述處理之后的晶圓10a進行單體化處理，以形成多個彼此分離的如圖1J所示的功率金氧半導體場效晶體管100。至此，功率金氧半導 體場效晶體管100的制作方法即大致完成。

圖3是本發明的另一實施例的一種功率金氧半導體場效晶體管的示意圖。在此必須說明的是，本實施例的功率金氧半導體場效晶體管100a與圖1J的功率金氧半導體場效晶體管100相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中采用相同的標號來表示相同或近似的元件，并且省略了相同技術內容的說明。關于省略部分的說明可參考前述實施例，本實施例不再重復贅述。請參照圖3，以下將針對本實施例的功率金氧半導體場效晶體管100a與圖1J的功率金氧半導體場效晶體管100之間的差異做說明。

本實施例的功率金氧半導體場效晶體管100a的制作方法與功率金氧半導體場效晶體管100的制作方法大致相同，但其步驟還包括形成硅通孔119，貫穿芯片110以連通其有源表面112以及背面114，其中，連接金屬層154往芯片110的邊緣E1延伸并電性連接硅通孔119，以通過該硅通孔電性連接至位于該背面的該漏極區。在此情況下，連接金屬層154無需延伸至芯片110的側面，而僅需往芯片110的邊緣E1延伸以與硅通孔119連接，連接金屬層154即可通過硅通孔119而電性連接至位于背面114的漏極區116。當然，本實施例僅用以舉例說明，本發明并不限制連接金屬層154與漏極區116電性連接的方式。

如此，依上述的制作方法所形成的功率金氧半導體場效晶體管100/100a可包括基材110、第一圖案化金屬層120、圖案化介電層140、第二圖案化金屬層150以及多個焊球160。在此，功率金氧半導體場效晶體管100/100a的基材110即為前述的芯片110，其包括有源表面112、相對有源表面112的背面114、源極區、柵極區以及漏極區116。源極區以及柵極區位于有源表面112，而漏極區116位于背面114。第一圖案化金屬層120設置于有源表面112上并包括源極電極122、柵極電極124、漏極電極126以及連接線路128。源極電極122以及柵極電極124分別電性連接至源極區以及柵極區。連接線路128位于基材110的邊緣E1并與漏極電極126電性連接。圖案化介電層140設置于有源表面112上并暴露第一圖案化金屬層120。第二圖案化金屬層150包括多個球底金屬層152以及連接金屬層154。球底金屬層152分別覆蓋源極電極122、柵極電極124及漏極電極126。連接金屬層154覆蓋并連接連接線路128，并延伸至邊緣E1以通過邊緣E1電性連接至漏極區116。在本實 施例中，第二圖案化金屬層150的厚度大于第一圖案化金屬層120，以承載較大的電流來電性連接漏極電極126與漏極區116。焊球160則分別設置于球底金屬層152上。

詳細而言，在本實施例中，功率金氧半導體場效晶體管100/100a還可包括圖案化保護層130以及種子層170，其中，圖案化保護層130設置于有源表面112上并暴露第一圖案化金屬層120，而圖案化介電層140則是設置于圖案化保護層130上。種子層170則設置于第一圖案化金屬層120以及第二圖案化金屬層150之間。

此外，在如圖1J的實施例中，功率金氧半導體場效晶體管100的連接金屬層154可由邊緣E1延伸至基材110的側面，以電性連接至位于基材110的背面114的漏極區116。在如圖3的實施例中，功率金氧半導體場效晶體管100a則還可包括硅通孔119，其貫穿基材110以連通有源表面112以及背面114，連接金屬層154則往邊緣E1延伸并電性連接硅通孔119，以通過硅通孔119電性連接至位于背面114的漏極區116。當然，上述實施例僅用以舉例說明，本發明并不限制連接金屬層154與漏極區116電性連接的方式。

綜上所述，本發明利用同一電鍍處理同時形成覆蓋柵極電極、源極電極與漏極電極的球底金屬層以及位于芯片的邊緣區且與漏極電極電性連接的連接金屬層，且此連接金屬層延伸至芯片的邊緣，以通過此邊緣電性連接至位于芯片的背面的漏極區。如此配置，漏極區可配置于芯片的背面，使漏極區與源極區位于芯片的相對兩表面，縮短電流的傳導路徑，因而可降低漏極/源極電阻。并且，漏極電極可配置于芯片的有源表面，再通過連接線路延伸至芯片的邊緣區，以通過連接金屬層由芯片的邊緣電性連接至位于芯片的背面的漏極區，因而使柵極電極、源極電極與漏極電極都可配置于芯片的有源表面，以方便功率金氧半導體場效晶體管通過焊球電性連接至外接電路板上。

此外，用以電性連接漏極電極與漏極區的連接金屬層是利用與球底金屬層同一電鍍處理而形成，因此無需增加額外的處理步驟，并且，由于連接金屬層是通過電鍍處理而形成，因而相較于通過濺鍍處理所形成的漏極電極以及連接線路而具有較厚的厚度，進而可承載較大的電流，因此，利用連接金屬層電性連接漏極電極與漏極區的功率金氧半導體場效晶體管可具有較優異的電性效能。

最后應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。