功率器件的制備方法及功率器件與流程

本發明涉及半導體技術領域，具體而言，涉及一種功率器件的制備方法和一種功率器件。

背景技術：

目前，功率器件被廣泛應用于手機基站、廣播電視和微波雷達等領域，功率器件為射頻橫向雙擴散金屬氧化物半導體時，在射頻橫向雙擴散金屬氧化物半導體中有防靜電二極管單元，該防靜電二極管單元對功率器件具有防靜電保護的作用。相關技術中的功率器件的結構如圖1所示，通常采用自對準工藝形成金屬硅化物，但是，在形成金屬硅化物的同時，防靜電二極管單元的多晶硅層上也會有形成金屬硅化物的風險，當多晶硅層上形成金屬硅化物時，防靜電二極管單元對功率器件的的防靜電保護作用就失效，另外，在相關技術中，在防靜電二極管單元的P型基區中注入P型離子以形成N+/P-結，但是N+/P-結的放電能力并不是很好，導致防靜電二極管單元對功率器件具有防靜電保護的效果不好。

因此，如何避免防靜電二極管單元的多晶硅層上形成金屬硅化物而導致防靜電二極管單元對功率器件的防靜電保護的作用失效，以及提升防靜電二極管單元的防靜電保護的效果，以保證功率器件的可靠性，成為亟待解決的問題。

技術實現要素：

本發明正是基于上述問題，提出了一種新的功率器件的制備方案，有效地避免了在防靜電二極管單元的多晶硅層上形成金屬硅化物而導致保證防靜電二極管單元的防靜電保護作用失效，同時提升了防靜電二極管單元的防靜電保護的效果，從而保證功率器件的可靠性。

有鑒于此，本發明的一方面提出了一種功率器件的制備方法，包括：

在制備有外延層的基底上依次形成下沉區、場氧化層和柵氧化層；在所述場氧化層上依次形成所述防靜電二極管單元的N型基區和所述功率單元的硅柵結構；在形成N型基區后，依次形成體區、漂移區、漏區、源區和P型離子區，以完成所述功率單元的制備；在完成所述功率單元制備后，在所述N型基區依次形成陰極離子區、陽極離子區、氧化層和金屬硅化物，以完成所述防靜電二極管的制備，進而完成所述功率器件的制備。

在該技術方案中，通過形成功率單元和包括N型基區的防靜電二極管單元，不僅避免了在防靜電二極管單元的多晶硅層上形成金屬硅化物而導致保證防靜電二極管單元的防靜電保護的作用失效，還提升了防靜電二極管單元的防靜電保護的效果，具體地，形成的N型基區使得在后續的氧化過程中能形成更厚的氧化層保護層，從而避免了在后續的工藝中防靜電二極管單元對應的多晶硅層與金屬發生反應而生成不必要的金屬硅化物，進而避免了防靜電二極管單元的防靜電保護的作用失效，另外，由于N型基區的離子引入的是電子，P型基區引入的離子時孔穴，且電子的遷移率比孔穴要高很多，因此，形成的N型基區比相關技術中的P型基區的放電能力更強，從而使N型基區的防靜電二極管單元相對于相關技術中的P型基區的防靜電二極管單元具有更強的防靜電保護的效果，進而提升了功率器件的可靠性。

在上述技術方案中，優選地，在制備有外延層的基底上依次形成下沉區、場氧化層和柵氧化層，包括以下具體步驟：對所述外延層的指定區域進行驅入處理，以形成所述下沉區，其中，所述下沉區的一側作為制備所述防靜電二極管單元的靜電防護區，所述下沉區的另一側作為制備功率單元的有源區。

在該技術方案中，通過在基底上形成外延層和下沉區，完成了基本結構的制備，從而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，在制備有外延層的基底上依次形成下沉區、場氧化層和柵氧化層，還包括以下具體步驟：通過選擇性氧化工藝在所述靜電防護區對應的外延層上形成所述場氧化層；通過熱氧化工藝和/或化學氣相淀積工藝在所述有源區對應的外延層上形成所述柵氧化層。

在該技術方案中，通過在靜電防護區的外延層上形成場氧化層，在功能區的外延層上形成柵氧化層，完成了基本結構的制備，從而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，在所述場氧化層上依次形成所述防靜電二極管單元的N型基區和所述功率單元的硅柵結構，還包括以下具體步驟：在所述場氧化層和所述柵氧化層上，依次形成多晶硅層和氮化硅層；對所述多晶硅層和所述氮化硅層進行圖形化處理，以在所述靜電防護區形成對應的多晶硅基層結構及其氮化硅犧牲層，以及在所述有源區形成硅柵結構及其氮化硅掩膜；去除所述氮化硅犧牲層；通過所述氮化硅掩膜和所述柵氧化層，對去除所述氮化硅犧牲層的上述多晶硅基層結構進行N型離子注入，并進行退火處理，以形成所述N型基區。N型基區

在該技術方案中，通過對去除氮化硅犧牲層的上述多晶硅基層結構進行N型離子注入，并進行退火處理，以形成N型基區，完成了防靜電二極管單元的制備，從而使N型基區不僅保證了防靜電二極管單元對功率單元具有防靜電保護作用，還加強了防靜電二極管單元的防靜電保護的效果，進而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，進行N型離子注入，包括以下具體步驟：采用磷離子和/或砷離子對所述多晶硅基層結構進行離子注入，其中，離子注入的劑量范圍在1E13～1E14/cm²之間，離子注入的能量范圍在40～120KeV之間。

在該技術方案中，通過采用磷離子和/或砷離子對多晶硅基層結構進行離子注入，完成了基本結構的制備，從而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，在所述場氧化層上依次形成所述防靜電二極管單元的N型基區和所述功率單元的硅柵結構，還包括以下具體步驟：在形成所述漂移區的所述靜電防護區和所述有源區形成氧化層保護層。

在該技術方案中，通過形成氧化層保護層，不僅可以激活源區、漏區和P型重摻雜區的離子，還可以在硅柵結構的兩側以及多晶硅基層結構的 表面形成足夠厚的氧化層保護層，以便使氧化層保護層在后續的Silicide(硅化)工藝中阻止這些區域的硅與金屬發生反應，從而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，在所述場氧化層上依次形成所述防靜電二極管單元的N型基區和所述功率單元的硅柵結構，還包括以下具體步驟：在形成所述陰極離子區后，去除所述氮化硅掩膜層，以暴露出所述硅柵結構。

在該技術方案中，通過去除氮化硅掩膜層以暴露出硅柵結構，完成了基本結構的制備，從而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，在完成所述功率單元制備后，在所述N型基區依次形成陰極離子區、陽極離子區、氧化層和金屬硅化物，還包括以下具體步驟：對去除所述氮化硅掩膜層的硅柵結構進行合金化處理，以形成金屬硅化物結構層。

在該技術方案中，通過形成金屬硅化物結構層，完成了基本結構的制備，從而保證了制備功率器件的可靠性。

本發明的另一方面提出了一種功率器件，采用上述任一項技術方案所述的功率器件的制備方法制備而成。

通過本發明的技術方案，通過形成具有N型基區的防靜電二極管單元的功率器件，有效地避免了在防靜電二極管單元的多晶硅層上形成金屬硅化物而導致保證防靜電二極管單元的防靜電保護作用失效，同時提升了防靜電二極管單元的防靜電保護的效果，從而保證功率器件的可靠性。

附圖說明

圖1示出了相關技術中的功率器件的結構示意圖；

圖2示出了根據本發明的一個實施例的功率器件的制備方法的流程示意圖；

圖3至圖10示出了根據本發明的一個實施例的功率器件的制備方法的原理示意圖。

具體實施方式

為了可以更清楚地理解本發明的上述目的、特征和優點，下面結合附圖和具體實施方式對本發明進行進一步的詳細描述。需要說明的是，在不沖突的情況下，本申請的實施例及實施例中的特征可以相互組合。

在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是，本發明還可以采用其他不同于在此描述的其他方式來實施，因此，本發明的保護范圍并不受下面公開的具體實施例的限制。

圖2示出了根據本發明的一個實施例的功率器件的制備方法的流程示意圖。

如圖2所示，根據本發明的一個實施例的功率器件的制備方法，包括：步驟202，在制備有外延層的基底上依次形成下沉區、場氧化層和柵氧化層；步驟204，在所述場氧化層上依次形成所述防靜電二極管單元的N型基區和所述功率單元的硅柵結構；步驟206，在形成N型基區后，依次形成體區、漂移區、漏區、源區和P型離子區，以完成所述功率單元的制備；步驟208，在完成所述功率單元制備后，在所述N型基區依次形成陰極離子區、陽極離子區、氧化層和金屬硅化物，以完成所述防靜電二極管的制備，進而完成所述功率器件的制備。

在該技術方案中，通過形成功率單元和包括N型基區的防靜電二極管單元，不僅避免了在防靜電二極管單元的多晶硅層上形成金屬硅化物而導致保證防靜電二極管單元的防靜電保護的作用失效，還提升了防靜電二極管單元的防靜電保護的效果，具體地，形成的N型基區使得在后續的氧化過程中能形成更厚的氧化層保護層，從而避免了在后續的工藝中防靜電二極管單元對應的多晶硅層與金屬發生反應而生成不必要的金屬硅化物，進而避免了防靜電二極管單元的防靜電保護的作用失效，另外，由于N型基區的離子引入的是電子，P型基區引入的離子時孔穴，且電子的遷移率比孔穴要高很多，因此，形成的N型基區比相關技術中的P型基區的放電能力更強，從而使N型基區的防靜電二極管單元相對于相關技術中的P型基區的防靜電二極管單元具有更強的防靜電保護的效果，進而提升了功率器件的可靠性。

在上述技術方案中，優選地，在制備有外延層的基底上依次形成下沉區、場氧化層和柵氧化層，包括以下具體步驟：步驟2021，對所述外延 層的指定區域進行驅入處理，以形成所述下沉區，其中，所述下沉區的一側作為制備所述防靜電二極管單元的靜電防護區，所述下沉區的另一側作為制備功率單元的有源區。

在該技術方案中，通過在基底上形成外延層和下沉區，完成了基本結構的制備，從而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，在制備有外延層的基底上依次形成下沉區、場氧化層和柵氧化層，還包括以下具體步驟：步驟2022，通過選擇性氧化工藝在所述靜電防護區對應的外延層上形成場氧化層；步驟2023，通過熱氧化工藝和/或化學氣相淀積工藝在所述有源區對應的外延層上形成所述柵氧化層。

在該技術方案中，通過在靜電防護區的外延層上形成場氧化層，在功能區的外延層上形成柵氧化層，完成了基本結構的制備，從而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，在所述場氧化層上依次形成所述防靜電二極管單元的N型基區和所述功率單元的硅柵結構，還包括以下具體步驟：步驟2041，在所述場氧化層和所述柵氧化層上，依次形成多晶硅層和氮化硅層；步驟2042，對所述多晶硅層和所述氮化硅層進行圖形化處理，以在所述靜電防護區形成對應的多晶硅基層結構及其氮化硅犧牲層，以及在所述有源區形成硅柵結構及其氮化硅掩膜；步驟2043，去除所述氮化硅犧牲層；步驟2044，通過所述氮化硅掩膜和所述柵氧化層，對去除所述氮化硅犧牲層的上述多晶硅基層結構進行N型離子注入，并進行退火處理，以形成所述N型基區。

在該技術方案中，通過對去除氮化硅犧牲層的上述多晶硅基層結構進行N型離子注入，并進行退火處理，以形成N型基區，完成了防靜電二極管單元的制備，從而使N型基區不僅保證了防靜電二極管單元對功率單元具有防靜電保護作用，還加強了防靜電二極管單元的防靜電保護的效果，進而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，進行N型離子注入，包括以下具體步驟：步驟2044A，采用磷離子和/或砷離子對所述多晶硅基層結構進行離子注入，其中，離子注入的劑量范圍在1E13～1E14/cm²之間，離子注入的能量范圍在40～120KeV之間。

在該技術方案中，通過采用磷離子和/或砷離子對多晶硅基層結構進 行離子注入，完成了基本結構的制備，從而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，在所述場氧化層上依次形成所述防靜電二極管單元的N型基區和所述功率單元的硅柵結構，還包括以下具體步驟：步驟2045在形成所述漂移區的所述靜電防護區和所述有源區形成氧化層保護層。

在該技術方案中，通過形成氧化層保護層，不僅可以激活源區、漏區和P型重摻雜區的離子，還可以在硅柵結構的兩側以及多晶硅基層結構的表面形成足夠厚的氧化層保護層，以便使氧化層保護層在后續的Silicide工藝中阻止這些區域的硅與金屬發生反應，從而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，在所述場氧化層上依次形成所述防靜電二極管單元的N型基區和所述功率單元的硅柵結構，還包括以下具體步驟：步驟2046，在形成所述陰極離子區后，去除所述氮化硅掩膜層，以暴露出所述硅柵結構。

在該技術方案中，通過去除氮化硅掩膜層以暴露出硅柵結構，完成了基本結構的制備，從而保證了制備功率器件的可靠性。

在上述技術方案中，優選地，在完成所述功率單元制備后，在所述N型基區依次形成陰極離子區、陽極離子區、氧化層和金屬硅化物，還包括以下具體步驟：步驟208A對去除所述氮化硅掩膜層的硅柵結構進行合金化處理，以形成金屬硅化物結構層。

在該技術方案中，通過形成金屬硅化物結構層，完成了基本結構的制備，從而保證了制備功率器件的可靠性。

本發明的另一方面提出了一種功率器件，采用上述任一項技術方案所述的功率器件的制備方法制備而成。

通過本發明的技術方案，通過在功率器件上形成N型基區的防靜電二極管單元，不僅保證了N型基區的防靜電二極管單元對功率器件具有防靜電保護的作用，還加強了防靜電二極管單元的防靜電保護的效果。

下面將結合圖3至圖10詳細說明本發明的一個實施例的功率器件的制備方法。

如圖3所示，形成外延層104和下沉區105，包括以下具體步驟：提供一個帶有外延層104的硅的基底103，定義下沉區105，并對下沉區 105進行驅入。

如圖4所示，形成場氧化層106，包括以下具體步驟：定義下沉區105的一側作為制備防靜電二極管單元的靜電防護區，且下沉區105的另一側作為制備功率單元的有源區，采用的工藝為LOCOS(Local-Oxidation-of-Silicon，硅的局部氧化)生長場氧化層106，具體地，在硅片上生長一層墊氧化層，厚度在200埃～600埃之間，然后再沉積一層氮化硅，厚度在1000埃～3000埃之間，然后通過光刻和刻蝕，將靜電防護區的氮化硅刻蝕掉，即保留有源區的氮化硅，然后生長場氧化層106，厚度在6000埃～30000埃之間，由于有源區有氮化硅的存在而不會生長場氧化層106，接下來就用熱磷酸溶液去除氮化硅，用氫氟酸溶液去除墊氧化層。

如圖5所示，形成柵氧化層107、多晶硅基層結構108、其氮化硅犧牲層109、硅柵結構1010及其氮化硅掩膜1011，包括以下具體步驟：生長柵氧化層107，并在場氧化層106和柵氧化層107上依次形成多晶硅層和氮化硅層，并對多晶硅層進行光刻和刻蝕，以在靜電防護區形成對應的多晶硅基層結構108及其氮化硅犧牲層109，以及在有源區形成硅柵結構1010及其氮化硅掩膜1011，其中，柵氧化層107的厚度在100埃～300埃之間，多晶硅層的厚度在2000埃～4000埃之間，氮化硅層的厚度在200埃～1000埃之間。

如圖6所示，去除氮化硅犧牲層109，包括以下具體步驟：用光刻和刻蝕工藝，對靜電防護區對應的氮化硅犧牲層109進行刻蝕，以去除氮化硅犧牲層109，然后做N型離子注入。相關技術中，防靜電二極管單元中的離子一般是P型的硼離子，能量在40～100Kev，劑量在1E13～1E14原子數/平方厘米，形成一個N⁺/P^-的防靜電保護的防靜電二極管單元，而在本發明的技術方案中，防靜電二極管單元中的離子采用N型的磷離子或砷離子，以形成P⁺/N^-結的防靜電保護的防靜電二極管單元，該N型離子的能量在40～120Kev之間，劑量在1E13～2E14原子數/平方厘米之間，采用N型離子有兩個好處，一是P⁺/N^-結的放電能力比N⁺/P^-結的放電能力更強，從而使N型基區的防靜電二極管單元比相關技術中的P型基區的防靜電二極管單元的防靜電保護的作用更強，二是摻雜了N型離子的多晶硅層在后續形成氧化層保護層1017的過程中，能生長更厚的氧化層保護層1017，以防止多晶硅層在后續的Silicide工藝中與金屬發生反應，生成不必要的金屬硅化物，造成防靜電保護的防靜電二極管單元的失效。

如圖7所示，形成體區1012，包括以下具體步驟：用光刻和注入工藝，進行體區1012離子注入，之后做高溫驅入，以形成體區1012。

如圖8所示，形成漂移區1013、源區1014、漏區1015和P型重摻雜區重摻雜區1016、陽極離子區102和陰極離子區101，包括以下具體步驟：用光刻和注入工藝，分別進行漂移區1013離子、源漏離子和10P型重摻雜離子注入，以形成漂移區1013、源區1014和漏區1015(同時形成陰極離子區101)，以及P型重摻雜區1016(同時形成陽極離子區102)。

如圖9所示，形成氧化層保護層1017，包括以下具體步驟：源漏退火，并生長約250埃～500埃的氧化層保護層1017，其中，生長氧化層保護層1017溫度在800～1000攝氏度之間，時間在30～120分鐘之間，通入氧氣的流量在5～12升/分鐘之間。形成氧化層保護層1017的目的包括，一是激活源漏離子和重摻雜離子，二是在硅柵結構1010的兩側以及多晶硅基層結構108的表面和兩側形成足夠厚的氧化層保護層1017，以便在后續的Silicide工藝中阻止這些區域的硅與金屬發生反應，但是，該氧化層保護層1017不能生長過厚，如果過厚，生長時間必然長，這樣會讓源漏離子橫行擴散過多，引起源區1014和漏區1015的漏電，同時，氧化層保護層1017也不能生長過薄，如果氧化層保護層1017生長過薄，則在后續的Silicide工藝中，過薄的氧化層保護層1017不足以阻擋硅與金屬的反應，其中，靜電防護區的N型離子起到了助長氧化層保護層1017生長的作用，使得靜電防護區所在的多晶硅基層能夠得到更好的保護。

如圖10所示，形成金屬硅化物結構層1018，包括以下具體步驟：采用Silicide工藝對去除氮化硅掩膜層的硅柵結構1010進行合金化處理，以形成金屬硅化物結構層1018，主要工藝如下：

1〉用熱磷酸去除硅柵結構1010上的氮化硅掩膜層；

2〉沉積一層金屬，該金屬可以是鈦(Ti)，或者鈷(Co)，或者鎳(Ni)；

3〉第一次快速熱退火，讓硅柵結構1010上的硅和金屬發生反應，形成49相的金屬硅化物，同時，其他的區域因為有氧化層保護層1017的覆蓋，在此過程中，由于氧化層保護層1017不會和金屬發生反應，所以氧化層保護層1017下的硅也不會和金屬發生反應；

4〉用硫酸和雙氧水的混合液，或者氨水和雙氧水的混合液，去除氧化層保護層1017的上不反應的金屬；

5〉第二次快速熱退火，使49相的金屬硅化物轉化為電阻更低的54 相金屬硅化物，以形成金屬硅化物結構層1018，在形成金屬硅化物結構層1018之后形成孔、金屬連線和背金，以完成功率器件的制備。

以上結合附圖詳細說明了本發明的技術方案，考慮到相關技術中提出的如何避免防靜電二極管單元的防靜電保護的作用失效，以及提升防靜電二極管單元的防靜電保護的效果的技術問題，因此，本發明提出了一種新的功率器件的制備方法和一種功率器件，通過在功率器件上形成N型基區的防靜電二極管單元，有效地避免了在防靜電二極管單元的多晶硅層上形成金屬硅化物而導致保證防靜電二極管單元的防靜電保護作用失效，同時提升了防靜電二極管單元的防靜電保護的效果，從而保證功率器件的可靠性。

以上所述僅為本發明的優選實施例而已，并不用于限制本發明，對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。