重復利用半導體芯片的方法與流程

本發明涉及半導體制造技術領域，尤其涉及一種重復利用半導體芯片的方法。

背景技術：

封裝是指將器件或電路裝入保護外殼的工藝過程。封裝對于半導體芯片來說是至關重要的，因為半導體芯片必須與外界隔離，以防止空氣中的雜質對半導體芯片的電路腐蝕，造成電氣性能下降。并且，封裝后的半導體芯片也利于安裝和運送。

在對半導體芯片進行封裝形成芯片引線的過程中，通常的做法是在芯片表面形成多個凸出的銅柱，然后再在多個銅柱上形成對應的多個焊球。上述形成銅柱的方法在芯片引線連接中的應用越來越廣泛。然而，隨著半導體集成電路邁向3D時代，上述方法在大規模量產的背后，都面臨一個共同的難題，即：如果此時在芯片表面形成的實際銅柱數量與預計形成的銅柱數量存在差異(部分銅柱缺失)，或者有的銅柱質量不夠理想時，則會造成芯片的報廢。而這時半導體制程已經長達1個多月甚至更久，此時將芯片報廢嚴重影響了產品的生產周期，并大大增加了工廠的生產成本。

現有技術亟需一種可重復利用半導體芯片的方法，以降低工廠的生產成本，縮短產品的生產周期。

技術實現要素：

本發明解決的問題是提供一種可降低工廠的生產成本，縮短產品的生產周期的重復利用半導體芯片的方法。

為解決上述問題，本發明提供一種可重復利用半導體芯片的方法，包括：提供半導體芯片；形成覆蓋所述半導體芯片表面的堆疊結構，所述堆疊結構包括底部導電層和覆蓋所述底部導電層表面的中間導電層；形成覆蓋所述堆疊結構的頂部導電層，其中，所述底部導電層和頂部導電層的材料相同，所述中間導電層的材料不同于底部導電層和頂部導電層的材料；形成位于所述 頂部導電層表面的多個導電柱，其中，部分區域形成的導電柱成功，部分區域形成的導電柱失敗；形成覆蓋導電柱失敗區域的掩膜層，且所述掩膜層暴露出導電柱成功區域的導電柱；以所述掩膜層為掩膜，去除所述導電柱成功區域的導電柱；去除所述導電柱成功區域的導電柱后，去除所述掩膜層，頂部導電層和所述堆疊結構中的中間導電層。

可選地，所述底部導電層的材料為銅、錫或鋁，所述頂部導電層的材料為銅、錫或鋁，所述導電柱的材料為銅、錫或鋁，所述中間導電層的材料為鈦。

可選地，所述堆疊結構為一個或多個。

可選地，所述底部導電層的厚度為2000埃-4000埃。

可選地，所述中間導電層的厚度為500埃-2000埃。

可選地，所述頂部導電層的厚度為2000埃-4000埃。

可選地，所述掩膜層的材料為光阻。

可選地，當所述掩膜層的材料為光阻時，所述掩膜層的形成步驟包括：形成覆蓋所述半導體芯片表面和導電柱的光刻膠薄膜；平坦化所述光刻膠薄膜直至暴露出導電柱成功區域。

可選地，形成掩膜層之后，去除所述導電柱成功區域的導電柱之前，還包括：采用四氟化碳去除所述導電柱成功區域的導電柱表面的光阻。

可選地，去除所述導電柱成功區域的導電柱的工藝為濕法或干法刻蝕工藝。

可選地，采用濕法刻蝕工藝去除所述導電柱成功區域的導電柱時，所采用的試劑為硝酸溶液。

可選地，在去除部分厚度的中間導電層后，采用濕法刻蝕工藝去除剩余厚度的中間導電層。

可選地，采用濕法刻蝕工藝去除的剩余中間導電層的厚度為中間導電層總厚度的1/4-1/2。

與現有技術相比，本發明的技術方案具有以下優點：

由于在半導體芯片表面形成了覆蓋其表面的堆疊結構，再形成覆蓋所述堆疊結構的頂部導電層，因而即使后續形成的導電柱失敗，也可以通過形成暴露出導電柱成功區域的導電柱，但覆蓋所述導電柱失敗區域的掩膜層的方式，將導電柱成功區域的導電柱去除，以重復利用該半導體芯片。并且，在去除導電柱成功區域的導電柱后，去除所述掩膜層，頂部導電層和所述堆疊結構中的中間導電層，半導體芯片表面還形成有底部導電層，不會破壞半導體芯片，避免了由于導電柱形成失敗導致的半導體芯片的報廢，降低了工廠的生產成本，縮短了產品的生產周期。

進一步的，所述堆疊結構為一個或多個。當堆疊結構為多個時，半導體芯片可以重復利用多次，進一步提高了半導體芯片的使用率。

進一步的，形成掩膜層之后，去除所述導電柱成功區域的導電柱之前，還包括：采用CF₄溶液去除所述導電柱成功區域的導電柱表面的光阻。可以在去除所述導電柱之前，徹底清除其表面的光阻材料，有利于更好的去除導電柱。

進一步的，在去除部分厚度的中間導電層后，采用濕法刻蝕工藝去除剩余厚度的中間導電層。可有效避免中間導電層底部的底部導電層受損，后續在質量完好的底部導電層形成的導電柱的質量更好，利于形成質量穩定的芯片引線，封裝質量好。

附圖說明

圖1至圖6是本發明實施例的重復利用半導體芯片的方法的過程示意圖。

具體實施方式

正如背景技術所述，現有技術的芯片報廢現象嚴重，影響了產品的生產周期，并大大增加了工廠的生產成本。

經過研究得知，現有技術中半導體芯片表面覆蓋有材料為銅的導電層，銅導電柱通常形成在上述銅導電層表面，當部分區域形成的導電柱失敗時，若去除銅導電柱，勢必會影響到底部的銅導電層，從而影響半導體芯片。因 此，一旦部分區域的銅導電柱形成失敗，則該半導體芯片只能報廢。

經過進一步研究，發明人提高了一種可重復利用半導體芯片的方法，以降低工廠的生產成本，縮短產品的生產周期。

為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

請參考圖1，提供半導體芯片100，形成覆蓋所述半導體芯片100表面的堆疊結構，所述堆疊結構包括底部導電層110和覆蓋所述底部導電層110表面的中間導電層120；形成覆蓋所述中間導電層120的頂部導電層130，其中所述底部導電層110和頂部導電層130的材料相同，所述中間導電層120的材料不同于底部導電層110和頂部導電層130的材料。

所述半導體芯片100內部形成有集成電路、有源或無源器件。所述半導體芯片100表面后續會形成導電柱，以形成芯片引線。本發明的實施例中，所述半導體芯片100包括第一區域I和第二區域II，其中，所述第一區域I對應于后續的導電柱成功區域，所述第二區域II對應于后續的導電柱失敗區域。

所述底部導電層110主要有兩方面的用途，一是在對具有導電柱失敗區域的半導體芯片進行處理時，有效保護底部的半導體芯片不受損傷；二是經重復利用時，提高導電柱與半導體芯片100的結合能力，提高封裝過程的穩定性，提高產品良率。為達到上述目的，所述底部導電層110的厚度為2000埃-4000埃，例如2500埃、3000埃或3500埃。

所述底部導電層110的材料為導電材料，且所述底部導電層110的材料與后續形成的導電柱的材料相同，為銅、錫或鋁等。所述底部導電層110的形成工藝為物理氣相沉積工藝或電鍍工藝。本發明的實施例中，所述底部導電層110的材料為銅，其形成工藝為電鍍工藝。

所述中間導電層120仍然為導電材料，除了可以用于傳遞信號外，也用于在后續刻蝕工藝中作為刻蝕停止層，即后續刻蝕去除導電柱成功區域的導電柱時，使刻蝕工藝在遇到中間導電層120后停止。為更好的充當刻蝕停止層，所述中間導電層120的厚度為500埃-2000埃，例如800埃，1000埃或1500埃。所述中間導電層120的材料不同于底部導電層110的材料，也不同 于后續形成的頂部導電層130的材料，并且，在刻蝕工藝中，所述中間導電層120與頂部導電層130的刻蝕選擇比大于1。所述中間導電層120的形成工藝為物理氣相沉積工藝或電鍍工藝。本發明的實施例中，所述中間導電層120的材料為鈦，其形成工藝為物理氣相沉積工藝，所述中間導電層120的厚度為1000埃。

所述頂部導電層130用于提高后續形成的導電柱與其的結合力。所述頂部導電層130的材料與所述底部導電層110的材料相同，且與后續形成的導電柱的材料相同，為銅、錫或鋁等。所述頂部導電層130的形成工藝為物理氣相沉積工藝或電鍍工藝，其厚度為2000埃-4000埃，例如2500埃、3000埃或3500埃。本發明的實施例中，所述頂部導電層130的材料為銅，其形成工藝為電鍍工藝，厚度為3000埃。

需要說明的是，在本發明的其他實施例中，還可以在頂部導電層底部形成多個底部導電層和中間導電層構成的堆疊結構，以利于在導電柱形成失敗多次后，仍然可以重復利用半導體芯片。

請結合參考圖2和圖3，形成位于所述半導體芯片100表面的多個導電柱140，其中，部分區域形成的導電柱成功，部分區域形成的導電柱失敗。

所述導電柱140用于形成芯片引線。所述導電柱140的材料與前述底部導電層110、頂部導電層130的材料相同，為銅、錫或鋁等。所述導電柱140的形成步驟包括：形成位于所述半導體芯片100表面的第一光刻膠層150，所述光刻膠層具有定義出導電柱140的多個開口(未標示)；形成填充滿所述第一光刻膠層150的開口的導電薄膜(未圖示)；平坦化所述導電薄膜直至暴露出第一光刻膠層150，形成導電柱140。

由于在曝光顯影形成上述第一光刻膠層150的過程中，受工藝窗口的限制，形成的第一光刻膠層150的開口可能存在缺陷，例如圖2中第二區域II虛線所示出的，部分第一光刻膠層150的開口未打開或者未完全打開。因此，在后續形成導電薄膜時，開口未打開或未完全打開區域的導電薄膜并未與底部的頂部導電層130相接觸，而是形成在導電薄膜表面。對應的，后續平坦化此部分導電薄膜形成的導電柱140也并非直接位于頂部導電層130表面， 該部分的導電柱形成失敗。本發明的實施例中，第一光刻膠層150在第一區域I的開口質量較好，第二區域II的開口質量較差，因而第一區域I形成的導電柱140成功，第二區域II形成的導電柱140失敗。即第一區域I為導電柱成功區域，第二區域為導電柱失敗區域。

需要說明的是，在本發明的其他實施例中，所述導電柱140的形成步驟還可以為：形成覆蓋所述頂部導電層130表面的導電薄膜，形成位于所述導電薄膜表面的光刻膠層。同理，隨著工藝節點的進一步縮小，形成的光刻膠層的質量也存在差異，以質量較差區域的光刻膠層為掩膜刻蝕所述導電薄膜，形成的導電柱的質量也較差，即對應于導電柱失敗區域，以質量較好區域的光刻膠層為掩膜刻蝕所述導電薄膜，形成的導電柱的質量也較好，即對應于導電柱成功區域。也就是說，無論以何種步驟或方式形成導電柱140，凡是導電柱140的質量較差，不符合要求的均可認為形成的導電柱140失敗，后續難以形成質量較好的芯片引線。

需要說明的是，形成導電柱140后，還包括：去除上述光刻膠層150的步驟。

請參考圖4，形成覆蓋所述導電柱失敗區域的掩膜層160，且所述掩膜層160暴露出導電柱成功區域的導電柱。

經研究發現，對于上述存在導電柱失敗區域的半導體芯片，若直接予以報廢，浪費現象嚴重，大大增加了工廠的生產成本，而且嚴重影響了產品的生產周期。而若覆蓋住導電柱失敗區域，去除導電柱成功區域的導電柱，則可重復利用半導體芯片，而不必報廢該半導體芯片。

所述掩膜層160用于作為掩膜，在后續去除導電柱成功區域(即第一區域I)的導電柱140。所述掩膜層160的材料可選擇在刻蝕過程中刻蝕速率小于導電柱的材料，例如氮化硅、光阻等。本發明的實施例中，所述掩膜層160的材料為光阻。所述掩膜層160的形成步驟包括：形成覆蓋所述半導體芯片表面和導電柱的第二光刻膠薄膜；平坦化所述第二光刻膠薄膜直至暴露出導電柱成功區域(即第一區域I)的導電柱。

本發明的實施例中，為了在后續過程中更好的去除所述導電柱成功區域 的導電柱，在形成掩膜層160之后，去除所述導電柱成功區域(第一區域I)的導電柱140之前，還包括：采用CF₄(四氟化碳)去除所述導電柱成功區域的導電柱140表面的光阻(未圖示)。

請參考圖5，以所述掩膜層160為掩膜，去除所述導電柱成功區域的導電柱140(如圖4所示)。

去除所述導電柱成功區域的導電柱140，以利于后續重復利用該半導體芯片100。去除所述導電柱成功區域的導電柱140的工藝為濕法或干法刻蝕工藝。本發明的實施例中，采用濕法刻蝕工藝去除所述導電柱成功區域的導電柱140，其所采用的試劑為HNO₃(硝酸溶液)。

請參考圖6，去除所述掩膜層160(如圖5所示)，并去除頂部導電層130(如圖5所示)和中間導電層120(如圖5所示)。

去除所述掩膜層160以利于后續重復利用上述半導體芯片100。所述去除所述掩膜層160的工藝為干法刻蝕工藝、濕法刻蝕工藝、灰化工藝或化學機械拋光工藝。本發明的實施例中，所述去除所述掩膜層160的工藝為化學機械拋光工藝。

考慮到在刻蝕去除導電柱140的過程中，難免會刻蝕到部分頂部導電層130，若保留被部分刻蝕的頂部導電層130，則會影響到后續重復利用的半導體芯片的性能。因此，本發明的實施例中，在去除掩膜層160之后，還包括去除頂部導電層130的步驟。進一步的，為使得后續再次形成導電柱時，再次形成的導電柱與其底部導電層的結合較好，還包括去除中間導電層120的步驟。

所述去除頂部導電層130和中間導電層120的工藝為干法刻蝕工藝、濕法刻蝕工藝、灰化工藝或化學機械拋光工藝。本發明的實施例中，為簡化工藝步驟，去除頂部導電層130和中間導電層120的工藝與去除掩膜層160的工藝相同，均為化學機械拋光工藝。

為保證底部導電層110的質量，在去除部分厚度(約為總厚度的1/2-3/4)的中間導電層120后，可采用濕法刻蝕工藝去除剩余厚度(約為總厚度的1/4-1/2)的中間導電層120。本發明的實施例中，在采用化學機械拋光工藝去 除3/4總厚度的中間導電層120后，采用濕法刻蝕工藝去除剩余的中間導電層120。

需要說明的是，在本發明的其他實施例中，去除所述掩膜層160、頂部導電層130和中間導電層120還可以均為干法刻蝕工藝或者均為濕法刻蝕工藝，在此不再贅述。

上述步驟完成后，半導體芯片可予以重復利用。即可以再次在半導體芯片100表面形成導電柱，以形成芯片引線，完成芯片的封裝。

由于在半導體芯片表面形成了覆蓋其表面的堆疊結構，再形成覆蓋所述堆疊結構的頂部導電層，因而即使后續形成的導電柱失敗，也可以通過形成暴露出導電柱成功區域的導電柱，但覆蓋所述導電柱失敗區域的掩膜層的方式，將導電柱成功區域的導電柱去除，以重復利用該半導體芯片。并且，在去除導電柱成功區域的導電柱后，去除所述掩膜層，頂部導電層和所述堆疊結構中的中間導電層，半導體芯片表面還形成有底部導電層，不會破壞半導體芯片，避免了由于導電柱形成失敗導致的半導體芯片的報廢，降低了工廠的生產成本，縮短了產品的生產周期。

進一步的，所述堆疊結構為一個或多個。當堆疊結構為多個時，半導體芯片可以重復利用多次，進一步提高了半導體芯片的使用率。

進一步的，形成掩膜層之后，去除所述導電柱成功區域的導電柱之前，還包括：采用CF₄溶液去除所述導電柱成功區域的導電柱表面的光阻。可以在去除所述導電柱之前，徹底清除其表面的光阻材料，有利于更好的去除導電柱。

進一步的，在去除部分厚度的中間導電層后，采用濕法刻蝕工藝去除剩余厚度的中間導電層。可有效避免中間導電層底部的底部導電層受損，后續在質量完好的底部導電層形成的導電柱的質量更好，利于形成質量穩定的芯片引線，封裝質量好。

雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。