慣性傳感器、慣性傳感器的制造方法以及電子設備與流程

本發明涉及一種半導體元件、半導體元件的制造方法以及電子設備，特別涉及一種降低寄生電容的技術。

背景技術：
近年來，如下的技術受到關注，即，使用MEMS(MicroElectroMechanicalSystem：微電子機械系統)技術，而在底基板上形成小型且高靈敏度的半導體元件，且隨著半導體元件的形成，而在底基板上形成與半導體元件連接的布線的技術。作為這樣的半導體元件的制造方法，例如，以陽極接合的方式而將成為半導體元件的材料的硅基板接合在由玻璃等形成的底基板上。然后，通過以留下硅基板中的形成半導體元件的結構要素的區域、以及形成與該結構要素連接的半導體布線的區域的方式，對硅基板進行蝕刻，而模切出結構要素以及半導體布線，從而得到半導體元件。另外，作為其他制造方法，在非專利文獻1中，作為半導體元件的底基板而使用SOI(SilicononInsulator：絕緣體上硅結構)基板。此外，公開了在SOI基板上配置有結構要素的半導體元件中，將以多晶硅為材料并用于與結構要素連接的布線埋入SOI基板中，從而使該布線與連接端的結構要素相連接的結構。在非專利文獻1的SOI基板中，于與埋入有布線的位置相比靠下層的位置處具有SiO2層。但是，在上述任何一種方法中，均是接近于SiO2的玻璃基板、或SiO2層而配置布線。由于SiO2介電常數較高，因此當將布線接近SiO2而配置時，將容易在布線之間產生寄生電容(雜散電容)。因此，無論采用哪種方法，均有可能因布線間的寄生電容而對半導體元件的電特性造成不良影響。非專利文獻1：電裝技術評審(デンソーテクニカルレビュー)(Vol.5No.12000p39-p44)

技術實現要素：
因此，本發明著眼于上述技術問題，其目的在于，提供一種降低了寄生電容的半導體元件、半導體元件的制造方法以及電子設備。本發明為用于解決上述課題的至少一部分而完成的發明，并能夠作為以下的應用例而實現。應用例1一種半導體元件，其特征在于，包括：底基板；第一半導體布線和第二半導體布線，其以在所述底基板上相互并列的方式而配置；所述底基板在所述第一半導體布線與所述第二半導體布線之間，具備沿著所述第一半導體布線和第二半導體布線的延伸方向的開口部。根據上述結構，在從半導體布線被放出的電力線所通過的底基板內的區域上形成有開口部。因此，能夠降低底基板中的電力線所通過的部分的介電常數，從而形成降低了半導體布線間的寄生電容的半導體元件。應用例2如應用例1所述的半導體元件，其特征在于，在將所述開口部的深度設定為D，并將所述第一半導體布線的寬度的中央部與所述第二半導體布線的寬度的中央部之間的寬度設定為W時，滿足D≥2W的關系。根據上述結構，能夠更加有效地降低半導體布線間的寄生電容。應用例3如應用例1所述的半導體元件，其特征在于，所述底基板的材料為玻璃，所述第一半導體布線和所述第二半導體布線的材料為硅。根據上述結構，能夠通過簡易的結構來形成半導體元件。應用例4如應用例1所述的半導體元件，其特征在于，所述開口部有底。根據上述結構，當將覆蓋半導體布線的蓋接合在底基板上時，將能夠對半導體布線進行氣密封閉，從而能夠防止半導體布線的污染。應用例5一種電子設備，其特征在于，裝載有應用例1所述的半導體元件。根據與應用例1相同的理由，形成降低了半導體布線間的寄生電容的電子設備。應用例6一種半導體元件的制造方法，其特征在于，在絕緣基板上并排配置第一半導體布線和第二半導體布線，將所述第一半導體布線以及所述第二半導體布線用作掩膜圖案而對所述絕緣基板進行蝕刻，從而在所述第一半導體布線與所述第二半導體布線之間，形成沿著所述第一半導體布線和所述第二半導體布線的延伸方向而延伸開口部。根據上述方法，不會產生如下的對準誤差，即，有可能于在底基板上預先形成了開口部之后將半導體布線配置在底基板上的情況下產生的對準誤差，從而能夠制造出可靠地將開口部配置在半導體布線之間的半導體元件。附圖說明圖1為本實施方式的半導體元件的剖視圖。圖2為本實施方式的半導體元件的改變例的剖視圖。圖3為表示本實施方式的半導體元件的制造工序(蝕刻前)的剖視圖。圖4為表示本實施方式的半導體元件的制造工序(蝕刻后)的剖視圖。圖5為表示在本實施方式的半導體元件中用于對半導體布線間的靜電電容進行計算的模型的圖。圖6為根據圖5的模型而計算出基于布線間槽的深度的變化而產生的、半導體布線間的靜電電容的變化的曲線圖。圖7為本實施方式的陀螺傳感器的俯視圖。圖8為圖7中的由單點劃線所包圍的部分的詳細圖。圖9為沿著圖8中的A-A線的剖視圖。圖10為表示本實施方式的陀螺傳感器的制造工序(布線間槽以及凹部形成工序)的圖。圖11為表示本實施方式的陀螺傳感器的制造工序(布線間槽形成工序)的圖。圖12為表示第一實施方式的陀螺傳感器的制造工序(導電膜形成工序)的圖。圖13為表示第一實施方式的陀螺傳感器的制造工序(陽極接合工序)的圖。圖14為裝載有本實施方式的陀螺傳感器的電子設備的示意圖。具體實施方式以下利用圖示的實施方式來對本發明詳細地進行說明。但是，對于本實施方式中所記載的結構要素、種類、組合、形狀、其相對配置等，只要沒有特定的記載，則并不是將本發明的范圍僅限定于此，而只不過是說明示例。本發明的半導體元件的應用對象，例如為圖7之后所示的陀螺傳感器10，之前先利用圖1至圖6而直接對本發明的內容進行說明。圖1中圖示了本實施方式的半導體元件的剖視圖，圖2中圖示了本實施方式的半導體元件的改變例的剖視圖。本實施方式的半導體元件1具有如下結構，即，在底基板12(參考圖7)上配置有多個半導體布線50(參考圖7)的結構。并且，底基板12的特征在于，在半導體布線50彼此之間具有沿著半導體布線50的延伸方向的開口部(布線間槽54(圖1)、或者狹縫56(圖2))。底基板12通過玻璃而形成。另外，半導體布線50通過導電性的硅而形成。在半導體布線50與半導體布線50不為等電位的情況下，兩者之間將產生電場，由此能夠描繪出對半導體布線50彼此進行連結的電力線(電場的方向)。電力線具有穿過底基板12上的分量與穿過底基板12內的分量。另一方面，當底基板12的材料為玻璃時，由于其介電常數高于真空，因此當將兩個半導體布線50視為電容器時，電容器的靜電電容中包含穿過底基板12內的電力線的分量，將大于穿過底基板12上的電力線的分量。因此，半導體布線50間的寄生電容增大。另外，半導體布線50間的距離越小則該寄生電容越顯著。因此，如圖1所示，在本實施方式的半導體元件1中，于底基板12上的處于相互鄰接的半導體布線50之間的位置處設置有布線間槽54(開口部)。由此，使電力線穿過布線間槽54，從而使底基板12內的電力線所通過的區域的平均介電常數降低，由此能夠減小半導體布線50間的寄生電容。另外，如圖2所示，也可以形成貫穿底基板12的狹縫56(開口部)來代替布線間槽54。由此，由于與在同一底基板12上形成布線間槽54的情況相比，能夠減小從半導體布線50放射出的電力線中穿過底基板12的材料的分量，因而能夠進一步降低布線間的寄生電容。作為本實施方式的半導體元件1的制造工序，雖然經過在底基板12上形成布線間槽54(或狹縫56)，并以夾著布線間槽54的方式而將半導體布線50接合在底基板12上的工序，但也可以以如下的方式進行。圖3、圖4中圖示了本實施方式的半導體元件的制造工序。如圖3所示，在底基板12上配置半導體布線50。半導體布線50的配置可以以如下的方式進行，即，如后文所述那樣，將一張硅基板52(圖13)接合在底基板12上，并依照半導體布線50的配置而對該硅基板52進行蝕刻，從而模切出半導體布線50。然后，將半導體布線50用作掩膜圖案,而對底基板12上的處于半導體布線50之間的區域進行干蝕刻或濕蝕刻。由此，如圖4所示，在底基板12上的處于半導體布線50之間的位置處形成有布線間槽54(或者狹縫56)。這里，布線間槽54(或狹縫56)具有仿照底基板12上的處于半導體導線50之間的區域的外形的外形，從而沿著半導體布線50的延伸方向而形成。在底基板12上配置了半導體布線50之后，形成布線間槽54的情況下，蝕刻不僅在底基板12的厚度方向上進行，還在底基板12的面內方向上進行。因此，如圖4所示，當通過上述的制造工序來形成布線間槽54時，其結果為，半導體布線50以在俯視觀察時向布線間槽54側稍微伸出的方式而配置。接下來，對為了使半導體布線50之間的寄生電容降低所需的、布線間槽54的足夠的深度進行研究。半導體布線50之間的寄生電容與半導體布線50之間的靜電電容同義。因此，考慮到用于對半導體布線50之間的靜電電容進行計算的簡單的模型。圖5中圖示了在本實施方式的半導體元件中用于對半導體布線間的靜電電容進行計算的模型。如圖5所示，考慮到將半導體元件1的底基板12切割成每個厚度為Δt的n個(n：整數)薄板12a。另外，認為在到第k個(k<n)為止的薄板12a處形成有布線間槽54。此時，布線間槽54的深度D成為k×Δt。電力線被描繪為，從半導體布線50的全部面放出。但是，為了簡化模型，認為從半導體布線50的與底基板12相接合的下表面以外的表面放射出的電力線不穿過底，而僅從半導體布線50的下表面放射出的電力線穿過底基板12。另外，認為在下表面上，電力線僅從半導體布線50的下表面的中央部被放射出。另外，認為電力線中的穿過底基板12的分量描繪出如下的路線，即，如圖5所示，從一邊的半導體布線50的下表面的中央部以直線的方式放出，并在各個薄板12a的下表面處彎折，而向另一邊的半導體布線50的下表面的中央部以直線的方式收束的、V字形的路線。為了使模型進一步簡化，認為在第i個(i<k)薄板12a的下表面處彎折的電力線全部從布線間槽54內(真空中)穿過且不從底基板12的材料中穿過。同樣地，認為在第i個(i>k)薄板12a的下表面處彎折的電力線全部從底基板12的材料中穿過且不從布線間槽54內穿過。根據上述模型，通過第i條(i<k)電力線所形成的微小靜電電容ΔC1為數學式1。【數學式1】這里，ε0為真空的介電常數，S為半導體布線50的長度方向上的每單位長度的、半導體布線50的下表面的面積，W為半導體布線50的中央部彼此之間的寬度。同樣地，通過第i條(k<i)電力線所形成的微小靜電電容ΔC2為數學式2。【數學式2】這里，εr為底基板12的材料的介電常數。因此，半導體布線50間的靜電電容中電力線穿過底基板12側的分量如以下的數學式3。【數學式3】在數學式3中，增大布線間槽54的深度D，即，當增大k的值時C的值將減少。因此，在對增大了k值時的靜電電容C進行計算的同時，對在相對于增大了k值的情況靜電電容的減少達到飽和時的布線間槽54的深度進行計算。由此，能夠計算出用于減少半導體布線50間的寄生電容所需的、布線間槽54的足夠的深度D。圖6中圖示了根據圖5的模型而計算出基于布線間槽的深度的變化而產生的、半導體布線間的靜電電容的變化的曲線圖。本申請的發明者基于上述模型，而計算出了使配置在底基板12上的布線間槽54的深度發生變化時的靜電電容的變化。在上述模型中，將底基板12的厚度設為1mm，將材料設定為派拉克斯玻璃(パイレックス)(注冊商標)。派拉克斯玻璃(パイレックス)(注冊商標)的介電常數為4.8。另外，將半導體布線50的材料設定為硅，且將半導體布線50的寬度設定為25μm。另外，將半導體布線50間的寬度設定為25μm，從而將半導體布線50的中央部彼此之間的寬度W設定為50μm。另外，計算出了使布線間槽54的深度D在0到1μm之間進行變化時的靜電電容的變化。另外，圖6的曲線圖的縱軸表示，由不存在布線間槽54時的半導體布線50間的靜電電容除上述靜電電容而得到的值。如圖6所示，在布線間槽54的深度為100μm時，靜電電容的減少達到飽和。因此，可知如下內容，用于使半導體布線50間的靜電電容充分降低所需的布線間槽54的深度D在100μm以上，從而D的值在W的值的兩倍以上。另外，數學式1、數學式2中，布線間槽54的深度D(i×Δt)與半導體布線50的中央部彼此之間的距離W具有相同的次數。因此，用于使半導體布線50間的靜電電容充分降低所需的布線間槽54的深度、與此時的W具有線性的比例關系。根據上述內容可知，只要D≥2W，便能夠充分地降低半導體布線50間的靜電電容、即寄生電容。圖7中圖示了本實施方式的陀螺傳感器的俯視圖。圖8中圖示了圖7中的由單點劃線所包圍的部分的詳細圖。圖9中圖示了沿著圖8中的A-A線的剖視圖。在圖中，X軸、Y軸、Z軸互相正交。如圖7所示，本實施方式的陀螺傳感器10在底基板12上一體地配置有如下部件，所述部件包括：在X軸方向(振動方向)上并列的一對驅動質量部26A、26B；使各個驅動質量部進行振動的驅動部(可動電極44，固定電極46A、46B)；被支承在驅動質量部26A、26B上的檢測部(可動質量部36A、36B)等。該一體物是通過從后述的導電性硅基板52上模切而形成的。本實施方式中，采用以Y軸方向上的線(圖7中的導電膜22C)為中心線的大致線對稱的配置。因此，首先使用圖7中的由單點劃線所包圍的部分(圖8)，來對本實施方式的結構進行說明。如圖8等所示，驅動質量部26A具有矩形的框形狀。驅動質量部26A具有第一梁部28與第二梁部30，所述第一梁部28以X軸方向為長度方向且相互平行，所述第二梁部30以Y軸方向為長度方向且相互平行。另外，在驅動質量部26A的第一梁部28的長度方向上的延長線上配置有固定部32(32A～32D)。驅動質量部26A在第一梁部28的長度方向上的端部處與驅動彈簧34相連接，驅動彈簧34與固定部32分別連接。因此，驅動質量部26A...