半導體器件和半導體器件的制作方法與流程

本發明涉及半導體制作領域，尤其涉及一種半導體器件和半導體器件的制作方法。

背景技術：
電可編程熔絲E-fuse（Electricallyprogrammablefuse），通常又被稱為多晶硅熔絲，它是位于兩個電極之間很短的一段最小寬度的多晶硅，如圖1所示。包括兩個電極10和30，以及電極之間的熔絲20。更多E-fuse相關的信息可參考公開號為CN101300677A的中國專利申請。與傳統的熔絲相比，電可編程熔絲是基于電遷移（EM）原理來進行編譯的。電遷移（EM）為在較高的電流密度的作用下，相關原子將會沿著電子運動方向進行遷移，形成空洞，最終斷路的現象。利用電遷移特性的電可編程熔絲可以形成比其它熔絲結構小得多的熔絲結構。并且不論是在晶圓探測階段還是在封裝中，電可編程熔絲都可以在芯片上進行編程。多晶硅電可編程熔絲一般是制作在淺槽隔離上，其底層為氧化硅絕緣層，其表面為氮化硅的覆蓋保護。在熔絲熔斷時，其對于周圍的介質層具有破壞作用，并且其破壞作用的具體情況是不能被控制的。

技術實現要素：
本發明解決的問題是多晶硅電可編程熔絲在熔斷時對周圍的介質層具有不可被控制的破壞作用。為解決上述問題，本發明的技術方案一種半導體器件，包括由兩個電極部和位于兩電極部之間的熔絲部組成的電可編程熔絲結構，所述熔絲部具有至少一個臺階部。可選的，所述電可編程熔絲結構形成在半導體襯底上，所述半導體襯底中包括至少兩個相互分離的淺溝槽隔離結構；所述半導體襯底表面形成有絕緣層，其中，位于淺溝槽隔離結構之間的所述絕緣層的表面低于所述淺溝槽隔離結構的表面；所述兩個電極部分別位于兩個淺溝槽隔離結構之上，所述熔絲部位于所述兩個淺溝槽隔離結構之間的絕緣層上且與兩電極部互相連接。可選的，所述絕緣層為墊氧化層。可選的，所述電可編程熔絲結構的周圍具有側墻。可選的，所述電可編程熔絲結構由多晶硅層構成。本發明的技術方案還提供了一種半導體器件的制作方法，包括：提供半導體襯底；在所述半導體襯底中形成分離開來的至少兩個淺溝槽隔離結構，所述淺溝槽隔離結構的表面高于所述半導體襯底的表面；在所述淺溝槽隔離結構上及淺溝槽隔離結構之間的所述半導體襯底上形成多晶硅層；利用光刻形成光刻膠掩模，利用所述光刻膠掩模刻蝕所述多晶硅層，使得所述多晶硅層形成電可編程熔絲結構。可選的，刻蝕所述多晶硅層使之形成電可編程熔絲結構之后，還包括在所述電可編程熔絲結構兩側形成側墻的步驟。可選的，在所述半導體襯底上形成分離開來的至少兩個淺溝槽隔離結構的工藝包括：在所述半導體襯底上形成墊氧化層；在所述墊氧化層上形成氮化硅層；利用光刻和刻蝕工藝，在所述氮化硅層、墊氧化層和半導體襯底中形成至少兩個互相分離開的隔離溝槽；沉積氧化硅層，使之填滿所述隔離溝槽并高于所述氮化硅層；化學機械研磨所述氧化硅層直至露出所述氮化硅層；去除氮化硅層，則形成好所述淺溝槽隔離結構，所述淺溝槽隔離結構的表面高于所述墊氧化層的表面。本發明的技術方案另提供了一種半導體器件的制作方法，包括：提供半導體襯底，所述半導體襯底包括熔絲區和晶體管區；在所述半導體襯底上形成墊氧化層；在所述氧化硅層上形成氮化硅層；利用光刻和刻蝕工藝在所述氮化硅層、氧化硅層和半導體襯底上形成隔離溝槽，其中，在所述熔絲區中包括至少兩個互相分離開的隔離溝槽；形成氧化硅層，使之填滿所述隔離溝槽并高于所述氮化硅層；化學機械研磨所述氧化硅層直至露出所述氮化硅層；去除氮化硅層；沉積多晶硅層；利用光刻和刻蝕工藝刻蝕所述多晶硅層，以在所述熔絲區的兩隔離溝槽上和兩隔離溝槽之間形成電可編程熔絲結構，在所述晶體管區形成柵極結構。可選的，形成好電可編程熔絲結構以及所述柵極結構之后，還包括在所述電可編程熔絲結構和所述柵極結構的兩側形成側墻的步驟。與現有技術相比，本發明具有以下優點：本發明的技術方案提供的半導體器件中的E-fuse結構包括兩個電極部和位于兩電極部之間的熔絲部組成的電可編程熔絲結構，其中，所述熔絲部具有至少一個臺階部。這個臺階部的設置使得熔絲的熔斷更容易發生在臺階處，使得熔絲被熔斷的位置能夠被控制，有利于控制住熔絲熔斷時對周圍的破壞作用。在本發明的技術方案提供的一種所述E-fuse結構的實施方式中，所述E-fuse結構由形成在半導體襯底中的兩相分離的淺溝槽隔離結構之上和之間的多晶硅層構成，所述半導體襯底表面還具有絕緣層。所述E-fuse的陽極部和陰極部分別形成在兩淺溝槽隔離結構上，所述熔絲部至少部分形成在兩淺溝槽隔離結構之間的半導體襯底上的絕緣層上。由于所述淺溝槽隔離結構與所述半導體襯底表面的絕緣層的高度差，所述熔絲部的臺階部由所述高度差自然構成。并且，在這樣的結構中，所述熔絲部的熔斷一定發生在淺溝槽隔離結構之間，這樣所述熔絲部被熔斷時候的破壞作用可以由所述淺溝槽隔離結構被限制住而不擴散到更大的范圍。在本發明的技術方案的提供的所述E-fuse結構的可選方案中，所述熔絲部的兩側的半導體襯底中也可以分別形成有淺溝槽隔離結構，這樣可以進一步將所述熔絲部被熔斷的破壞效果限制在所述熔絲部四周的淺溝槽隔離結構限定的區域之間。本發明的技術方案還提供了一種包括前述E-fuse結構的半導體器件的制作方法，所述制作方法結合CMOS制作工藝。附圖說明圖1為現有技術中的一種電可編程熔絲E-fuse結構的示意圖；圖2至圖5為本發明的實施例中提供一種E-fuse結構的示意圖；圖6至圖9為本發明的實施例中提供的E-fuse結構的制作方法的示意圖；圖10至圖17為本發明的實施例中的提供結合E-fuse結構以及CMOS制作工藝的半導體器件的制作方法的示意圖。具體實施方式為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。本發明的技術方案提供一種E-fuse結構的實施情況中為圖2所示，具體的圖2為E-fuse結構的側面的剖視圖，其具有兩個電極部，分別為陽極10和陰極30。其中，在本發明的技術方案中，所述陽極10和陰極30的對應的形狀并不受圖1中所示形狀的具體的局限，只要滿足所述熔絲部20為整個E-fuse結構中寬度最小的部分即可。如圖2中所示，所述熔絲部20上還具有至少一個臺階部4，所述臺階部4使得熔絲部20在垂直平面上有高度的變化，使得流過的電流在臺階部4附近有較大的方向變化。而理論上在電流變化最劇烈的地方會產生最大的熱分布差，在整個熔絲部20中，其它情況不變的條件下，臺階部4處會成為熔絲最容易燒斷的地方，使得所述熔斷的位置被限制在臺階部4處或者附近。具體的，一種實現所述臺階部4的半導體器件如圖3至圖6所示。具體的，如圖3所示，其包括基底（未圖示），形成在基底表面的氧化層120，形成在基底和氧化層120中的淺溝槽隔離結構和形成在淺溝槽隔離結構之間的絕緣層120上的多晶硅層130。在本實施例中，所述絕緣層120為氧化層。另外，所述多晶硅層130還具有位于淺溝槽隔離結構上方的一部分，所述淺溝槽隔離結構環繞出有源區9。為了便于說明，在圖中，所述淺溝槽隔離結構劃分為圍繞所述熔絲部20的四周的四個淺溝槽隔離結構51、52、53和54，所述多晶硅層130構成本實施方式中的E-fuse結構。所述E-fuse結構包括陽極10和陰極30，以及位于陽極10和陰極30之間的熔絲部20。所述四個淺溝槽隔離結構51、52、53和54使得所述熔絲部20被熔斷時的破壞效果限定四個淺溝槽隔離結構51、52、53和54所圍繞出來的區域9內。另外，在圖3中，所述陽極10和陰極30分別形成在所述淺溝槽隔離結構51和52上，所述陽極10和熔絲部20的分界處以及所述陰極30和熔絲部20的分界處還分別處于所述淺溝槽隔離結構51和52上，即有如圖2中所述臺階部4處于所述熔絲部20中。在其它的實施情況中，也可以有所述陽極10和陰極30分別形成在互相分離開的淺溝槽隔離結構51和52上，所述陽極10和熔絲部20的分界處以及所述陰極30和熔絲部20的分界處處于所述淺溝槽隔離結構51或52的上，即有如圖2中所述臺階部4正好處于陽極10和陰極30與所述熔絲部20的交界處的情況。沿著圖3中剖面線AA'所示的結構如圖4所示，其中包括：基底100，形成在基底100上的氧化層120（絕緣層120），形成在所述氧化層120和所述基底100中的至少兩個分離開來的淺溝槽隔離結構51和52，形成在所述淺溝槽隔離結構51和52以及所述絕緣層120的表面的E-fuse結構130，具體的，所述E-fuse結構由多晶硅層130構成。沿著圖3中剖面線BB'所示的結構如圖5所示，其中包括：基底100，形成在基底100上的氧化層120，形成在所述氧化層120和所述基底100中的至少兩個分離開來的淺溝槽隔離結構53和54，形成在所述淺溝槽隔離結構53和54之間的所述絕緣層120表面的E-fuse結構130，具體的，所述E-fuse結構由多晶硅層130構成。優選的，所述熔絲部20的側面還包括形成有側墻180，所述側墻180的作用是保護所述熔絲部并使其與后續形成在所述熔絲部180上的其它材料層絕緣。其中，本實施例中的提供的E-fuse的具體制作工藝如圖6至圖9所示，具體包括：如圖6所示，在硅基底100表面形成墊氧化層120（為前述的氧化層120），在墊氧化層120上形成氮化硅層200。接下來，如圖7所示，在所述氮化硅層200、墊氧化層120以及硅基底100中形成兩個相分離的淺溝槽隔離結構51和52。所述形成淺溝槽隔離結構51和52的工藝包括：利用光刻和刻蝕工藝，在所述氮化硅層200、墊氧化層120以及硅基底100中形成兩個相分離的溝槽；然后，沉積氧化硅，至少填滿溝槽，然后利用化學機械研磨工藝磨平所述氧化硅250直至露出氮化硅層200，最后去除氮化硅層200。所述淺溝槽隔離結構51和52和所述墊氧化層120的表面具有由氮化硅層200的厚度去除引起的高度差。接下來，如圖8所示，沉積多晶硅層230，所述多晶硅層230覆蓋在淺溝槽隔離結構51和52以及所述墊氧化層120上。由于所述淺溝槽隔離結構51和52與墊氧化層120的表面具有高度差，使得所述多晶硅層230在所述淺溝槽隔離結構51和52的邊緣處具有臺階部4。接下來，如圖9所示，利用光刻和刻蝕工藝，使得所述多晶硅層230具有如圖1中所示的E-fuse的圖案。本實施例中，所述E-fuse的材質為多晶硅，便于結合CMOS工藝實現所述E-fuse的制作。另外，本發明還提供了另一種結合上述E-fuse結構以及CMOS制作工藝的半導體器件的制作方法，如圖10至圖17所示，具體的，其包括：如圖10所示，提供硅基底100，且在硅基底100表面形成墊氧化層120，在墊氧化層120上形成氮化硅層200。所示硅基底100包括兩個不同的區域，在后續工藝中，其中一個區域用于形成E-fuse結構，另一個區域用于形成MOS晶體管。接下來，如圖11所示，在所述氮化硅層200、墊氧化層120以及硅基底100中形成多個相分離的淺溝槽隔離結構50，并在所述淺溝槽隔離結構50和墊氧化層上形成多晶硅層230。其中，在形成E-fuse結構的區域和在形成MOS晶體管的區域中都分別至少具有兩個互相分離的淺溝槽隔離結構50。所述形成淺溝槽隔離結構50的工藝包括：利用光刻和刻蝕工藝，在所述氮化硅層200、墊氧化層120以及硅基底100中形成多個相分離的溝槽；然后，沉積氧化硅，至少填滿所述溝槽，然后利用化學機械研磨工藝磨平所述氧化硅直至露出氮化硅層200，最后去除氮化硅層200。即形成好所述淺溝槽隔離結構50。所述淺溝槽隔離結構50和所述墊氧化層120的表面具有由氮化硅層200的厚度去除引起的高度差。形成好淺溝槽隔離結構50后進行形成多晶硅層230的工藝，具體為：利用沉積工藝在所述淺溝槽隔離結構50和墊氧化層上形成多晶硅230。由于所述淺溝槽隔離結構50與墊氧化層120的表面具有高度差，使得所述多晶硅層230在淺溝槽隔離結構50的邊緣處具有臺階部4。接下來，如圖12所示，利用光刻和刻蝕工藝，使得所述多晶硅層230具有E-fuse的圖案和柵極的圖形，以形成E-fuse結構231和柵極結構232。圖13為在熔絲部中與圖12方向垂直的方向上的剖面圖，其中包括多個淺溝槽隔離結構50，和處于兩淺溝槽隔離結構50之間的E-fuse結構231的熔絲部和柵極結構232。后續的示圖按照圖13中的方向示意。接下來，如圖14所示，在所述E-fuse結構231的熔絲部和柵極結構232的兩側形成絕緣層側墻150。在所述E-fuse結構上的絕緣層側墻150是用于使得保護E-fuse結構。在所述柵極結構232兩側的絕緣層側墻150的作用是保護柵極結構，并作為后續源漏注入的掩模。接下來，如圖15所示，在所述柵極結構232的兩側的墊氧化層120中形成通孔7，暴露出下面的硅基底100，然后進行源漏離子注入以形成MOS晶體管的源漏離子注入區。接下來，如圖16所示，在圖15所示的半導體器件之上形成一層金屬層160，然后退火，使得E-fuse結構231的表面，柵極結構232的表面，以及通孔7暴露出來的源漏離子注入區的表面都形成金屬硅化物60。接下來，如圖17所示，去除多余的金屬層160，其中包括去除在E-fuse結構所在區域的墊氧化層120表面的金層層160。這樣使的熔絲部周圍盡量沒有導電區域（金屬層），使熔絲部周圍都由絕緣層包裹，減小可能引入的外部噪聲。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。雖然本發明已以較佳實施例披露如上，然而并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。