封裝結構的制作方法與工藝

本發明涉及一種封裝結構，特別是涉及一種使用于芯片封裝的封裝結構。

背景技術：
眾所周知，封裝技術其實就是將芯片與外界隔離，以保護芯片電路，避免電氣性能下降.另一方面，封裝后的芯片也更便于安裝和運輸.由于封裝技術的好壞還直接影響到芯片自身性能的發揮和與其連接的PCB(印刷電路板)的設計和制造，因此它是至關重要的。隨著存儲器的發展，現有的二維封裝技術也逐漸被三維封裝技術取代，三維封裝的優點在于可以提高互連線的密度，而且可以降地封裝尺寸(formfactor)。在芯片堆疊的三維封裝中，芯片會被互相黏合而形成一個堆疊結構，并利用打線技術(bonding)將芯片和封裝載板互相電連接。目前，堆疊結構中的芯片通常都是高頻芯片，所以在運作過程中往往具有非常嚴重的電磁波問題，而此電磁波會透過封裝膠體而傳達至外界，造成周圍電子裝置的電磁干擾(elctromagneticinterference,EMI)問題。此電磁干擾除了會降低電子裝置的傳輸速度外，還會造成電子信號的損失和噪聲的產生。除此之外，封裝結構也沒有辦法抵擋住外界的X射線，所以會造成封裝結構內的高頻芯片受損。因此，有必要發展一種可避免電磁波干擾的封裝結構，同時可滿足低成本與輕薄短小等等的封裝需求。

技術實現要素：
本發明提供了一種封裝結構，以解決不同封裝結構間電磁干擾的缺陷。本發明提供了一種封裝結構，包括一載板；至少一芯片結構，設置于載板上；一封裝材料層，包覆且直接接觸于芯片結構；及多個填充物顆粒，均勻分布于封裝材料層內，其中各個填充物顆粒包括一介電核心、一絕緣層，絕緣層包覆介電核心，及一導電層，設置于介電核心和絕緣層間且順向包覆介電核心。與現有技術相比，本發明公開一種封裝結構，在封裝材料層內均勻分布有多個包覆有導電層的填充物顆粒，因此外界的電磁干擾可以被導電層阻擋，而提升電子信號的傳輸速度和降低電子信號的損失。附圖說明圖1是本發明一優選實施例封裝結構的剖面圖。圖2是圖1封裝結構的實際照片圖。圖3是本發明單一填充物顆粒的剖面圖。圖4是本發明另一優選實施例封裝結構的剖面圖。其中，附圖標記說明如下：1載板10錫球13黏合層15間隔層20芯片結構20a底層芯片20b上層芯片21焊墊21a,焊墊21b焊墊23導線23a導線23b導線23c導線30封裝材料層31填充物顆粒40開孔50介電核心53導電層55絕緣層A區域100封裝結構D半徑T1厚度T2厚度具體實施方式雖然本發明以優選實施例揭露如下，然而其并非用來限定本發明，任何本領域的技術人員，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，因此本發明的保護范圍以權利要求書所界定的為標準，為了不使本發明的精神難懂，部分公知結構和工藝步驟的細節將不在此揭露。同樣地，附圖所表示為優選實施例中的裝置示意圖，但并非用來限定裝置的尺寸，特別是，為使本發明可更清晰地呈現，部分組件的尺寸可能放大呈現在圖中。而且，多個優選實施例中所揭露相同的組件將標示相同或相似的符號，以使說明更容易且清晰。參考圖1和圖2，圖1是本發明第一優選實施例封裝結構的剖面圖；而圖2是圖1中區域A的局部放大結構的實際照片圖。如圖1所示，本發明公開一種封裝結構100，包括一載板1、至少一芯片結構20，設置于所述載板1上和一封裝材料層(moldingcompound)30，包覆于所述芯片結構20。其中，芯片結構20是介由一黏合層13而黏合固定于載板1上，所述黏合層13可包括一不具導電的高分子材料。上述的芯片結構20包括單芯片結構、雙芯片堆疊結構(dualdiepackage,DDP)、四芯片堆疊結構(quaddiepackage,QDP)或更密集的芯片堆疊結構。在本優選實施例中，芯片結構20是由底層芯片(bottomdie)20a和上層芯片(topdie)20b所組成的雙芯片堆疊結構，且底層芯片20a和上層芯片20b是介由一不導電的芯片間隔層(spacer)15而互相黏合。在此需注意的是，本優選實施例的芯片結構20是利用打線接合(wirebonding)的工藝，介由導線23a,23b將底層芯片20a和上層芯片20b內的焊墊21a,21b分別而電連接于載板1底部的導電線路和錫球10。由于焊墊21分別電連接于所對應的芯片內部電路，所以各芯片20a,20b所產生的電子信號可以順利的被傳遞至外部電路。然而，根據其它的優選實施例，芯片結構20不一定要采取打線接合方式，其可以利用覆晶(flipchip)或其它合適的方式而和載板1電連接。此外，所述芯片堆疊結構20也可以用穿硅通孔(throughsiliconvia,TSV)的技術而彼此電連接。在現行技術中，印刷電路版上可能會焊接有多個上述的芯片封裝結構100，由于不同芯片封裝結構100內的高頻芯片在運轉時會產生一定強度的電磁波，因此各芯片封裝結構100間會產生嚴重的電磁干擾。為了避免上述的電磁干擾，本發明將包覆有金屬層的填充物顆粒均勻分布在封裝材料層30，并利用所述封裝材料層30包覆住芯片結構20。還是如圖1和圖2所示，封裝材料層30包括模封材料33和多個填充物顆粒(filler)31，其中，模封材料33包括高分子材料，例如環氧樹脂或硅氧烷。在圖2中，填充物顆粒31會均勻的分布在封裝材料層30內，根據一優選實施例，填充物顆粒31占的體積百分比介于55﹪至95﹪；而模封材料33占的體積百分比介于5﹪至45﹪。接著，如圖3所示，各填充物顆粒31包括一介電核心50，例如陶瓷材料、一層絕緣層55，例如硅氧烷，所述絕緣層55包覆所述介電核心50，及一層導電層53，例如金屬層，設置于所述介電核心50和所述絕緣層55間且順向包覆所述介電核心50。較佳來說，填充物顆粒31的介電常數介于1至4，且導電層53的厚度T2小于所述介電核心50的半徑D的三分之一，而所述絕緣層55的厚度T2小于所述介電核心50的半徑D的三分之一。本發明在封裝材料層30加入介電核心50(陶瓷材料)/導電層53(金屬層)/絕緣層55(硅氧烷)的復合材料結構，介由導電層53(金屬層)以防止各封裝結構100間的電磁干擾，而且由于各填充物顆粒31包覆有絕緣層55(硅氧烷)，因此彼此電絕緣。以下詳細介紹此填充物顆粒31復合材料結構的制作方式。首先，介由一無電鍍工藝在介電核心50顆粒的表面，例如二氧化硅顆粒，包覆一層導電層53，例如金屬層。其中，無電鍍工藝是一種自動催化(autocatalyze)的方式，可以在沒有外部電壓的情形下而將溶液中的金屬離子沉積在介電核心表面上。舉例來說，當導電層是銅層時，可以介由一無電鍍銅工藝而在介電核心的表面形成所述銅層。一般來說，無電鍍銅工藝使用的無電鍍銅液(electrolesscopperplatingsolution)會包括銅鹽(coppersalt)、還原劑(reductant)、錯合劑(complexingagent)、pH值調整劑(pHadjustor)及添加劑(additives)等等試劑。其中，于無電鍍銅液中，銅鹽是銅離子的來源、所述還原劑是用來將銅離子在介電核心50的表面還原成銅原子、所述錯合劑是用來控制可反應的自由銅離子濃度，以避免金屬離子的濃度過高、而pH值調整劑是用來調整鍍浴的pH值，以控制銅離子的還原速率。此外，添加劑包括表面活性劑(surfactant)和安定劑，以穩定鍍浴和鍍膜的質量。上述的銅鹽包括氯化銅、硝酸銅、硫酸銅，或氰化銅等。所述銅鹽可選自由硫酸銅、硝酸銅、氯化銅、甲酸銅，以及其混合物所組成的群組；所述還原劑可選自由甲醛(formaldehyde)、三聚甲醛(paraformaldehyde)、乙醛酸(glyoxylicacid)、硼氫化鈉(NaBH4)、硼氫化鉀(KBH4)、次磷酸鈉(NaH2PO2)、聯氨(hydrazine)、福爾馬林(formalin)、多醣類(如葡萄糖)及其混合物所組成的群組；所述錯合劑包括阿摩尼亞(ammonia)水溶液、醋酸、鳥苷酸(guanylicacid)、醋酸鹽(acetate)、檸檬酸鹽(citrate)、錫酸鹽、乙二胺四乙酸(ethylenediaminetetraaceticacid,EDTA)，或有機胺化合物等等；所述pH值調整劑可選自由氫氧堿化合物(alkalinehydroxide)(如氫氧化鋰、氫氧化鈉、或氫氧化鉀等)、氫氧化四甲銨(tetramethylammoniumhydroxide)、四乙基氫氧化銨(tetraethylammoniumhydroxide)，及其混合物所組成的群組；所述表面活性劑(surfactant)包括乙二醇聚合物、乙二醇-丙二醇異分子量聚合物等，其可用來有效地降低表面張力以幫助副產品的移除，例如還原劑的除氫作用所產生的氫等；所述的安定劑包括含硫的化合物或是重金屬離子，例如鉍、鉛、錫等。完成上述的無電鍍工藝后，就完成一個具有介電核心/導電層的核/殼結構(core-shellstructure)。接著，為了避免顆粒互相電連接，必須要在導電層的外部再形成一絕緣層。舉例來說，可以利用硅醇鹽的水解反應，而在金屬層的表面順向的形成一層二氧化硅絕緣層。其中，硅醇鹽可以包括四甲氧基硅烷(tetramethoxysilane)、四乙氧基硅烷(tetraethoxysilane)、四異丙氧基硅烷(tetraisopropoxysilane)、四正丁氧基硅(tetrabutoxysilane)、甲基三甲氧基硅烷(methyltrimethoxysilane)、甲基三乙氧基硅烷(methytriethoxysilane)、氨基苯基三甲氧基硅烷(aminophenyl-trimethoxysilane)、3-氨基丙基三甲氧基硅烷(aminopropyltrimethoxysilane)、N-(2-氨乙基)-3-氨丙基甲基二甲氧基硅烷(N-2-aminoethyl-3-aminopropyltrimethoxysilane)、N-(1,3-二甲基亞丁基)-3-氨丙基三乙氧基硅烷(3-triethoxysilyl-N-(1,3-dimethylbutylidene)propylamine)、N-(2-氨乙基)-3-氨丙基三乙氧基硅烷(N-2-aminoethyl-3-aminopropyltriethoxysilane)、N-(2-氨乙基)-3-氨丙基甲基二乙氧基硅烷(N-2-aminoethyl-3-aminopropylmethyldimethoxysilane)、N-苯基-3-氨丙基三乙氧基硅烷(N-phenyl-3-aminopropyltriethoxysilane)、N-苯基-3-氨丙基三甲氧基硅(N-phenyl-3-aminopropyltrimethoxysilane)、3-氨丙基三甲氧基硅烷(3-aminopropyltriethoxysilane)、二甲基二乙氧基硅烷(dimethyl-diethoxysilane)、二甲基二甲氧基硅烷(dimethyldimethoxysilane)、四丙氧基硅烷(tetrapropoxysilane)、苯基三乙氧基硅烷(phenyl-triethoxysilane)。除此之外，絕緣層55的種類不限定于上述的技術方案，還可以選自其它的無機氧化層。舉例來說，絕緣層55可以是氧化鋁、氧化鈦、氧化鋯、氧化鉻或這些氧化物的組合。相同的，這些絕緣層55可以利用相對應的金屬醇鹽的水解反應而形成，例如水解鋁酸鹽(aluminate)、鈦酸鹽(titanate)、鋯酸鹽(zirconate)或鉻酸鹽(chromate)等等。根據上述，本發明公開一種封裝結構100，其可以防止封裝結構100內的芯片結構20受到外界電磁波的干擾。然而，封裝結構100不限于上述的結構，其還可以包含其它種類的封裝結構。如圖4所示，圖4是本發明另一優選實施例封裝結構的剖面圖。類似如第一優選實施例，在此優選實施例中，封裝結構100的載板1還具有至少一開孔40，導線23c會經由開孔40將底層芯片20a的焊墊21a電連接于載板1底部的導電線路和錫球10。由于焊墊21a分別電連接于底層芯片20a的內部電路，所以底層芯片20a所產生的電子信號可以順利的被傳遞至外部電路。同樣的，開孔40可以被封裝材料層30填滿，介由封裝材料層30內均勻分布的多個填充物顆粒31以抵擋外界的電磁干擾。本優選實施例的其它的技術特征和元件配置類似于第一優選實施例，在此就不再描述。綜合上述，本發明公公開一種具有介電核心50(陶瓷材料)/導電層53(金屬層)/絕緣層55(硅氧烷)復合材料結構的填充物顆粒31，若將填充物顆粒31均勻分布于封裝材料層30內，就可以防止封裝結構100內的芯片結構20受到外界電磁波的干擾，而提升電子信號的傳輸速度和降低電子信號的損失。以上所述僅為本發明的優選實施例而已，并不用于限制本發明，對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。