一種用于校準模擬集成電路的裝置的制造方法
【技術領域】
[0001]本實用新型涉及包括熔絲元件的半導體集成電路領域，尤其涉及一種用于校準模擬集成電路的裝置。
【背景技術】
[0002]模擬集成電路芯片的性能是由一系列生產流程的工藝步驟決定的，每一個工藝步驟中都包含了多種會影響芯片性能的工藝參數。不僅在不同批次中工藝參數會存在一定的偏差變化，即使在同一晶圓的不同位置也可能會存在明顯偏差。然而其中某些較為邊緣的工藝參數偏差的組合，會對高精度模擬集成電路的性能產生較大影響。
[0003]為了減少工藝偏差對高精度模擬集成電路性能的影響，在電路設計時多會引入在一定范圍內可調整的冗余設計以應對生產工藝中的偏差。冗余設計的控制信號則是根據實際性能測試選取的最優控制值，此設計存在覆蓋面積大，且最優控制值的可靠性不高等問題。
【實用新型內容】
[0004]本實用新型為了克服上述現有技術的不足，提供了一種校準模擬集成電路的裝置，通過邏輯控制單元連接熔斷控制單元實現對存儲單元陣列的內容燒寫；在需要時通過邏輯控制單元連接存儲信息檢測單元實現對存儲單元陣列的內容讀取，并保證低功耗檢測的要求。
[0005]為了實現上述目的，本實用新型提供了一種校準模擬集成電路的裝置，該裝置包括:存儲單元陣列、恪斷控制單元、存儲信息檢測單元和邏輯控制單元；其中恪斷控制單元接收用于校準模擬集成電路的第一信息，并且在邏輯控制單元的燒寫使能信號的控制下，輸出熔斷信號；存儲單元陣列根據熔斷信號，存儲第二信息，并且通過檢測節點輸出存儲的第二信息；存儲信息檢測單元根據邏輯控制單元的檢測使能控制信號，通過檢測節點讀取存儲的第二信息；邏輯控制單元用于向熔斷控制單元輸出燒寫使能信號，以及向存儲信息檢測單元輸出檢測使能控制信號，并判斷第二信息和第一信息是否一致，確定是否就第一信息重新發出燒寫使能信號；在模擬集成電路工作期間，則輸出存儲的所述第二信息。
[0006]本實用新型通過對電路內部參數的掃描并檢測模擬集成電路的性能來確定最優控制值，并永久性地寫入存儲單元陣列。通過設置模擬集成電路中存儲單元陣列的值來校準其性能，提高了模擬集成電路性能的穩定性，不僅減小了硬件的開銷，也減小工藝偏差對電路性能產生的影響。
【附圖說明】
[0007]為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其它的附圖。
[0008]圖1為本實用新型實施例提供的一種用于校準模擬集成電路裝置的結構示意圖；
[0009]圖2為本實用新型實施例提供的一種存儲單元實現方法的結構示意圖；
[0010]圖3A為圖1所示裝置中存儲信息檢測單元的第一結構示意圖；
[0011]圖3B為圖1所示裝置中存儲信息檢測單元的第二結構示意圖；
[0012]圖3C為圖1所示裝置中存儲信息檢測單元的第三結構示意圖；
[0013]圖3D為圖1所示裝置中存儲信息檢測單元的第四結構示意圖；
[0014]圖3E為圖1所示裝置中存儲信息檢測單元的第五結構示意圖；
[0015]圖3F為圖1所示裝置中存儲信息檢測單元的第六結構示意圖；
[0016]圖4A為本實用新型實施例提供的一種用于校準模擬集成電路燒寫階段的方法流程不意圖。
[0017]圖4B為本實用新型實施例提供的一種用于校準模擬集成電路正常檢測階段的方法流程示意圖。
【具體實施方式】
[0018]下面通過附圖和實施例，對本發明的技術方案做進一步的詳細描述。
[0019]圖1為本實用新型實施例提供的一種用于校準模擬集成電路裝置的結構示意圖。如圖1所示，該裝置包括:熔斷控制單元101、存儲單元陣列102、存儲信息檢測單元103和邏輯控制單元104。
[0020]存儲單元陣列102是由一個或多個存儲單元并聯而成，可以是N個比特的存儲器陣列，用于接收來自于熔斷控制單元101的熔斷信號，以實現永久存儲校準信息，并將檢測存儲狀態的待測節點信息輸出至存儲信息檢測單元103。
[0021]熔斷控制單元101用于接收來自于前續電路性能參數的待燒寫信息與來自于邏輯控制單元104的燒寫使能信號，生成控制存儲單元陣列102的熔斷信號，以實現對存儲單元陣列102的內容燒寫。熔斷控制單元101可以依次每次只對一個存儲單元進行燒寫操作，亦可同時對存儲單元陣列102進行整體燒寫操作。其中，熔斷信號為邏輯電平信號，待燒寫信息包括燒寫地址與待燒寫數據。
[0022]存儲信息檢測單元103用于接收來自于邏輯控制單元104的檢測使能控制信號，并通過來自于存儲單元陣列102的檢測節點，檢測存儲單元陣列102中的校準信息，輸出檢測結果至邏輯控制單元。其中，存儲信息檢測單元103可以同時對存儲單元陣列102進行整體存儲信息檢測；亦可依次每次只對一個存儲單元進行存儲信息檢測。
[0023]邏輯控制單元104用于生成熔斷控制單元101的燒寫使能信號和存儲信息檢測單元103的檢測使能控制信號，接收存儲信息檢測單元103輸出的檢測結果，并向芯片后續電路輸出存儲信息。
[0024]具體為，在執行燒寫時，邏輯控制單元104關閉與燒寫無關的功能單元，等待熔斷控制單元101執行燒寫過程，并對存儲信息檢測單元103輸出的檢測結果與存儲單元陣列102存儲的校準信息進行比較；如果比較結果一致，確定待燒寫信息燒寫成功，輸出燒寫是否成功的信息；否則，確定待燒寫信息燒寫失敗，重新進行燒寫或為后續處理作出標記；
[0025]在初始化或復位等不執行燒寫時，邏輯控制單元104控制存儲信息檢測單元103讀取存儲單元陣列102中的校準信息，并且在接收存儲信息檢測單元103的檢測結果后，自動關閉所述存儲信息檢測單元，以節約功耗，并輸出存儲信息。
[0026]根據電路的性能要求，比如BGR電壓，輸出電流，端口阻抗匹配等參數，確定一組最優控制值存入寄存器中。
[0027]燒寫階段，邏輯控制單元輸出的燒寫使能信號有效，例如燒寫使能信號為I有效，熔斷控制單元101接收寄存器輸出的最優控制值的待燒寫信息，根據待燒寫信息的燒寫地址與待燒寫數據，產生相應的熔斷信號；熔斷信號控制存儲單元陣列102，實現對存儲單元陣列102的內容燒寫，同時存儲單元陣列102存儲校準信息，通過存儲信息完成對待校準電路性能控制。
[0028]驗證階段，存儲信息檢測單元103在檢測使能控制信號的控制下，檢測節點將存儲的狀態信息輸出至存儲信息檢測單元103，檢測存儲單元陣列102的檢測節點信息，輸出檢測結果，其中，檢測使能控制信號調用檢測節點信息作為輸入信息。邏輯控制單元104通過判斷檢測結果是否與校準信息一致，確定是否燒寫成功。若是，則燒寫成功，不再執行燒寫；若否，則燒寫失敗，重新進行燒寫或為后續處理作出標記。
[0029]不執行燒寫的正常檢測階段，邏輯控制單元104通過接收來自于存儲信息檢測單元103的檢測結果，并向后續電路持續輸出存儲信息。
[0030]例如，燒寫入存儲單元陣列的信息為3比特，存儲單元陣列對于3比特信息，可以有八種變化，即000到111的八種變化，未燒寫時輸出為000。通過對電路內部參數的掃描并檢測模擬集成電路的性能來確定最優控制值，即用于燒寫的3比特信息，例如101。在燒寫過程中，需要對最高位和最低位進行燒寫，燒寫時產生相應的熔斷信號，中間位不需要改變存儲信息，燒寫時不產生相應的熔斷信號。
[0031]在驗證階段，存儲信息檢測單元103在檢測使能控制信號的控制下，檢測存儲單元陣列102的檢測節點信息，輸出檢測結果，判斷檢測結果是否與校準信息一致，從而確定是否燒寫成功，由邏輯控制單元104輸出相應狀態信號。若是，則燒寫成功，不再執行燒寫；若否，則燒寫失敗，熔斷控制單元101再次接收待燒寫信息，重新進行燒寫或為后續處理作出標記。
[0032]在不執行燒寫的正常檢測階段，通過接收