固態儲存系統中的讀取閾值校準的制作方法
【專利說明】固態儲存系統中的讀取閾值校準
[0001]相關申請的交叉引用
[0002]本申請要求2014年11月10日提交的名稱為“通過重復濾波的讀取閾值校準(READ-THRESHOLD CALIBRAT1N BY ITERATIVE FILTERING) ” 的第 62/077，604 號的美國臨時專利申請的優先權，該美國臨時專利申請的內容通過引用合并于此以用于所有目的。
技術領域
[0003]本發明的各種示例性實施例涉及一種固態儲存系統，更具體地，涉及一種固態儲存系統中的讀取閾值校準。
【背景技術】
[0004]在NAND快閃存儲器儲存器件中，信息通過單元中的不同的電荷水平而被儲存在單元中。在寫入過程和讀取過程期間，噪音通過編程串擾和單元間干擾電荷泄漏而引入，單元間干擾電荷泄漏導致電壓電平隨時間降低，其中所述降低與儲存的電荷量以及單元已經經歷的編程和擦除循環(P/E)的數量成比例。由于各單元處的噪音不一，因此意圖被寫入為同一電壓電平的單元在被回讀時呈現出特定電壓分布。通常，隨著時間流逝，來自較高預期電壓電平的分布將因電荷泄漏效應向下漂降并且加寬，可能與來自較低預期電壓電平的分布的一部分重疊。對于較小的制造工藝節點，該漂移和加寬現象更加嚴重。因此，隨著NAND快閃存儲器供應商積極地縮小制造工藝節點以增大儲存密度并降低成本，辨別屬于特定分布的單元變得越來越難。
[0005]對于硬讀取NAND快閃存儲器儲存器件，回讀儲存的信息包括將單元電壓與閾值組相比較。在SLC(單電平單元)器件中，位的回讀值(O或I)僅基于單元電壓高于還是低于單個閾值。(術語“硬讀取”指回讀值是O或I的事實。這與術語“軟讀取”形成對照，軟讀取中回讀值可以取一系列數字以用于以高分辨率來表示單元電壓。)理想地，閾值應當被選擇以使因兩個可能的重疊的分布導致的位錯誤的數量最小化。然而，這不是容易的事，因為事先不知道分布(其為預期電壓電平的函數)、單元已經經歷的P/E循環的數量以及數據保持時段(即，在寫入數據與讀取數據之間流逝的時間段)。所以，在現代NAND快閃存儲器儲存器件中，恰當地設置閾值來以自適應方式(adaptive manner)使位錯誤率(BER)最小化是確保數據可靠性的重要組成部分。在各種實施例中，若干技術可以用來估算最優閾值。然而，在某些情況下，由最優閾值估算過程找到的閾值相對于真正最優閾值可能非常不準確。本文中描述了使用重復濾波技術的改善了的讀取閾值校準技術。推薦的方案可以提供最優閾值的更準確的估算。
[0006]用于定位最優閾值的一些技術試著測量單元電平分布并且使用最小值作為閾值。這種技術的缺點在于相對于最優閾值，該閾值可能非常不準確。在圖1中，從其中每個單元儲存兩個位的多電平單元(MLC)器件測量所述分布。顯然，測量到的單元電平分布包括大量噪音。在這種情況下，使用最小值的技術將受困于一些局部最小點，因此遠離全局最小點。
[0007]用于尋找(錯誤)局部最小點的位置的一個先前的想法為在測量所述分布時增大步長。然而，改變步長未消除那些局部最小點。在圖2至圖6中示出了使用2x、3x、4x和5x步長的測量結果。如所示，降采樣(down sampling)所述分布未解決問題。
[0008]本文中所描述的技術旨在克服該缺點。
【發明內容】
[0009]本發明的一個方面包括固態儲存系統中的讀取閾值校準方法。所述方法可以包括:測量固態儲存元件的閾值電壓分布；確定閾值電壓；根據確定的閾值電壓來解碼數據；當解碼失敗時，用預定濾波器長度來對固態儲存元件的閾值電壓分布濾波；以及用改變后的濾波器長度來重復確定步驟、解碼步驟、濾波步驟和改變步驟，直到解碼成功為止。
[0010]本發明的另一個方面可以包括系統，該系統包括:固態儲存元件；讀取閾值校準器；以及接口，接口適用于與固態儲存元件和讀取閾值校準器通信；讀取閾值校準器適用于:測量固態儲存元件的閾值電壓分布；確定閾值電壓；根據確定的閾值電壓來解碼數據；當解碼失敗時，用預定濾波器長度來對固態儲存元件的閾值電壓分布濾波；改變濾波器長度；以及用改變后的濾波器長度來重復確定步驟、解碼步驟、濾波步驟和改變步驟，直到解碼成功為止。
[0011]本發明的額外的方面包括計算機實現過程。該過程可以包括計算機指令，計算機指令用于:測量固態儲存元件的閾值電壓分布；確定閾值電壓；根據確定的閾值電壓來解碼數據；當解碼失敗時，用預定濾波器長度來對固態儲存元件的閾值電壓分布濾波；改變濾波器長度；以及用改變后的濾波器長度來重復確定步驟、解碼步驟、濾波步驟和改變步驟，直到解碼成功為止。
【附圖說明】
[0012]圖1是示出MLC分布的示例的圖。
[0013]圖2、圖3、圖4和圖5是示出使用2x、3x、4x和5x步長的測量結果的圖。
[0014]圖6是示出閾值電壓分布的示圖。
[0015]圖7是不出被偏移的閾值電壓分布的不圖。
[0016]圖8是圖示用于估算最優閾值的方法的實施例的流程圖。
[0017]圖9A和圖9B是示出SLC分布的實施例的示圖。
[0018]圖10是圖示執行最優閾值估算的儲存器控制器的實施例的示圖。
[0019]圖11是圖示用于使用最小元來估算最優閾值的步驟的流程圖。
[0020]圖12是圖示用于獲取改善的讀取閾值電壓分布的步驟的流程圖。
[0021]圖13、圖14、圖15、圖16、圖17、圖18、圖19和圖20是示出通過使用不同的濾波器長度的濾波分布的圖。
【具體實施方式】
[0022]本發明可以以很多方法來實現，方法包括過程；設備；系統；物的組合；在計算機可讀儲存介質上實施的計算機程序產品；和/或處理器(諸如，適用于運行儲存在耦接至處理器的存儲器上的指令和/或通過耦接至處理器的存儲器提供的指令的處理器)。在該說明書中，這些實施方式或本發明可采取的任何其他形式可以被稱為技術。一般而言，所公開的過程的步驟的次序可以在本發明的范圍之內改變。除非另有說明，否則被描述為適用于執行任務的組件(諸如，處理器或存儲器)可以被實施為在給定時間臨時適用于執行該任務的一般組件，或實施為被制造用來執行該任務的特定組件。如本文中所使用的，術語“處理器”指適用于處理數據(諸如，計算機程序指令)的一個或更多個器件、電路和/或處理核。
[0023]以下連同圖示本發明的原理的附圖來提供對本發明的一個或更多個實施例的詳細描述。關于這樣的實施例來描述本發明，但是本發明不局限于任何實施例。本發明的范圍僅由權利要求來限制，且本發明包含許多替代、變型和等同物。在以下描述中闡述了許多特定細節以提供對本發明的透徹理解。這些細節被提供以用于示例的目的，且本發明可以在沒有這些特定細節中的一些或全部的情況下根據權利要求來實踐。出于清楚的目的，在與本發明有關的技術領域中已知的技術材料未被詳細地描述，使得本發明不被不必要地混淆。
[0024]本文中所使用的術語僅用于描述特定實施例而非意在限制本發明構思。如本文中所使用的，除非上下文明確相反指示，否則單數形式“一”、“一個”、“該”意在也包括復數形式。還將理解的是當在本說明書中使用術語“包括”和/或“包括有”時，表示存在陳述的特征，但是不排除存在或添加一個或更多個其他特征。
[0025]參照圖6，示意性地圖示3位MLC固態存儲器件的編程狀態和擦除狀態的閾值電壓分布被示出。在圖7中，示出了示意性地圖示因3位MLC固態存儲器件的特性劣化造成的編程狀態和擦除狀態的閾值電壓分布。
[0026]在MLC固態存儲器件(例如，能夠在單個存儲單元中儲存k位數據的MLC快閃存儲器件)中，存儲單元可以具有2k閾值電壓分布中的一個。例如，3位MLC具有八個閾值電壓分布中的一個。
[0027]被編程為同一數據的存儲單元的閾值電壓因存儲單元之間的特性差異而形成閾值電壓分布。在3位MLC固態存儲器件中，如圖6中所不，閾值電壓分布形成為與包括7個編程狀態“P1”至“P7”和擦除狀態“E”的數據狀態一致。
[0028]圖6示出理想情況，在理想情況中閾值電壓分布不重疊并且在其間具有充足的讀取電壓裕度。參照圖7的快閃存儲器示例，存儲單元可以經歷電荷損失，在電荷損失中在浮柵或隧道氧化物膜捕獲的電荷隨時間而被放電。當隧道氧化物膜通過重復的編程操作和擦除操作而劣化時，這種電荷損失可以加速。電荷損失導致存儲單元的閾值電壓的減小。例如，如圖7中所示，閾值電壓分布可以因電荷損失而偏移。
[0029]此外，編程干擾、擦除干擾和/或背面圖案依賴性(back pattern dependency)也導致閾值電壓增大。隨著存儲單元的特性劣化，相鄰的閾值電壓分布可能重疊，如圖7中所不O
[0030]—旦閾值電壓分布重疊，則當特定讀取電壓被施加至選中字線時，讀取數據可以包括相當數量的錯誤。例如，當存儲單元的根據施加至選中字線的讀取電壓Vread3而感