存儲器的讀/寫輔助的制作方法
【專利說明】存儲器的讀/寫輔助
[0001]相關申請的交叉引用
[0002]本申請要求于2013年9月26日提交的題為“READ/WRITE ASSIST FOR MEMORIES(存儲器的讀/寫輔助)”的美國非臨時申請S/N.14/038，434的優先權，其通過援引全部明確納入于此。
[0003]背景
[0004]領域
[0005]本公開一般涉及集成電路，并且尤其涉及存儲器的讀/寫輔助。
【背景技術】
[0006]集成電路(或者“芯片”)已經通過使得由數百萬晶體管、二極管、電阻器和電容器組成的復雜電路能夠集成到半導體材料的芯片中來徹底改革了電子工業。集成也提供了其他益處，諸如批量生產。將數百甚至上千集成電路同時制造在單個半導體晶片上降低了成本并且增加了最終產品的可靠性。
[0007]盡管集成電路有制造益處，但是制造過程期間的工藝變化能夠對芯片的電氣參數產生影響，藉此導致性能中的變化。統計上地，多數制造在半導體晶片上的芯片會具有滿足標稱規范的電氣參數。然而，多個芯片將會從標稱情形向工藝角偏離。作為示例，制造自晶片的多個CMOS芯片可以使得它們的PMOS和NMOS晶體管二者在慢角(SS)或快角(FF)中的任一者處操作。制造自相同晶片的其他CMOS芯片可以使得它們的晶體管在交叉角處操作，其中一種類型的晶體管較快而其他類型的晶體管較慢。作為示例，一些CMOS芯片可以在慢WOS晶體管和快PMOS晶體管的情況下具有慢-快(SF)角。其他CMOS芯片可以在快WOS晶體管和慢PMOS晶體管的情況下具有快-慢(FS)角。
[0008]存儲器是在集成電路內實現的共用電路。靜態隨機存取存儲器(SRAM)僅是一個示例。SRAM是需要功率來保留數據的存儲器。與動態隨機存取存儲器(DRAM)不同，SRAM不需要被周期性地刷新。SRAM還提供了與DRAM相比對數據的更快速存取，使得其成為對于許多集成電路應用有吸引力的選擇。遺憾的是，在SF角處操作的芯片傾向于難以寫入SRAM，而在FS角處操作的芯片傾向于難以從SRAM讀取。
[0009]在過去使用了不同的讀和寫輔助技術。然而，這些技術就芯片面積和功耗而言通常是成本高昂的。相應地，在本領域中存在對向占據較少芯片面積且消耗更少功率的存儲器和其他電路提供讀和寫輔助的新技術和方法的需要。
[0010]概述
[0011]—種集成電路的一方面包括一個或多個位單元、親合到該一個或多個位單元的字線以及同該字線一起布置以在其間具有電容的啞字線。
[0012]—種集成電路的另一方面包括一個或多個位單元、耦合到該一個或多個位單元的字線以及用于通過其間的電容性耦合影響施加到該字線的電壓的啞字線裝置。
[0013]—種集成電路制造方法的一方面包括形成多個晶體管以及互連該些晶體管以形成一個或多個位單元、在第一導電層中形成字線以及將該字線互連到該一個或多個位單元，以及在第二導電層中形成啞字線，以及同該字線一起布置該啞字線以在其間形成電容。
[0014]控制耦合到形成在集成電路中的一個或多個位單元的字線的方法的一個方面包括斷言該字線以存取該一個或多個位單元，以及控制啞字線以影響施加到該字線的電壓，該電壓受到該字線和該啞字線之間的電容性耦合的影響。
[0015]基于以下詳細描述，本文中所描述的裝置和方法的其他方面對于本領域技術人員而言將變得容易明白，其中以解說方式示出和描述了裝置和方法的各個方面。這些方面可以許多不同形式實現，并且其細節可以用各種方式修改而不偏離本發明的范圍。相應地，本文中所提供的附圖和詳細描述應被認為在本質上是解說性的而非限制權利要求的范圍。
[0016]附圖簡述
[0017]現在將參照附圖藉由示例而非限定地在詳細描述中給出裝置和方法的各個方面，其中:
[0018]圖1是解說集成電路的示例的功能框圖。
[0019I圖2是解說用于SRAM的6T位單元的示例的示意性表示。
[0020 ]圖3是解說SRAM中的6T位單元的行的示例的示意性表示。
[0021]圖4是解說用于在寫操作期間輔助6T位單元SRAM的字線和啞字線之間的定時的示例的時序圖。
[0022]圖5是解說用于寫輔助的與6T位單元SRAM聯合操作的輔助電路的示例的示意性表不O
[0023]圖6是解說用于在讀操作期間輔助6T位單元SRAM的字線和啞字線之間的定時的示例的時序圖。
[0024]圖7是解說用于讀輔助的與6T位單元SRAM聯合操作的輔助電路的示例的示意性表不O
[0025]圖8是解說用于輔助6T位單元SRAM以供加速寫和讀操作的字線和啞字線之間的定時的不例的時序圖。
[0026]圖9是解說與6T位單元SRAM聯合操作以供加速寫和讀操作的輔助電路的示例的示意性表不O
[0027 ]圖1O是解說用于SRAM的8T位單元的示例的示意性表示。
[0028I圖11是解說SRAM中的8T位單元的行的示例的示意性表示。
[0029]圖12是解說用于在讀操作期間輔助8T位單元SRAM的字線和啞字線之間的定時的不例的時序圖。
[0030]圖13是解說用于讀輔助的與8T位單元SRAM聯合操作的輔助電路的示例的示意性表不。
[0031]圖14是解說用于輔助8T位單元SRAM以供加速寫和讀操作的字線和啞字線之間的定時的不例的時序圖。
[0032I圖15是解說與8T位單元SRAM聯合操作以供加速讀操作的輔助電路的示例的示意性表示。
[0033]圖16是解說連接到字線的存取晶體管的示例的集成電路的橫截面側視圖。
[0034]圖17是解說示例集成電路制造方法的流程圖。
[0035]圖18是解說控制耦合到形成在集成電路中的一個或多個位單元的字線的示例方法的流程圖。
[0036]詳細描述
[0037]以下將參照附圖更全面地描述本公開的各個方面。然而，本公開可由本領域技術人員用許多不同形式來實施并且不應解釋為被限定于本文給出的任何具體結構或功能。確切而言，提供這些方面以使得本公開將是透徹和完整的，并且其將向本領域技術人員完全傳達本公開的范圍。基于本文中的教導，本領域技術人員應領會，本公開的范圍旨在覆蓋本公開的任何方面，不論其是獨立實現的還是與本公開的任何其他方面組合實現的。例如，可以使用本文所闡述的任何數目的方面來實現裝置或實踐方法。另外，本公開的范圍旨在覆蓋使用作為本公開的各種方面的補充或者與之不同的其他結構、功能性、或者結構及功能性來實踐的此類裝置或方法。應當理解，本文中所披露的本公開的任何方面可由權利要求的一個或多個元素來實施。
[0038]盡管本文將描述特定方面，但這些方面的眾多變體和置換落在本公開的范圍之內。盡管提到了優選方面的一些益處和優點，但本公開的范圍并非旨在被限定于特定益處、用途或目標。確切而言，本公開的各方面旨在寬泛地應用于不同的電路、技術、系統、網絡和方法，其中的一些作為示例在附圖和以下描述中解說。詳細描述和附圖僅僅解說本公開而非限定本公開，本公開的范圍由所附權利要求及其等效技術方案來定義。
[0039]貫穿本公開所描述的各種電路可以用各種形式的硬件來實現。作為示例，任何這些電路(單獨地或組合地)可以被實現為集成電路、或實現為集成電路設計的一部分。集成電路可以是最終產品，諸如微處理器、數字信號處理器(DSP)、專用集成電路(ASIC)、可編程邏輯、存儲器、或任何其他合適的集成電路系統。替換地，集成電路可以集成有其他芯片、分立電路元件、和/或其他組件，作為中間產品(諸如主板)或最終產品的一部分。最終產品可以是包括集成電路的任何合適的產品，作為示例，這些產品包括蜂窩電話、個人數字助理(PDA)、膝上型計算機、臺式計算機(PC)、計算機外圍設備、多媒體設備、視頻設備、音頻設備、全球定位系統(GPS)、無線傳感器、或任何其他合適的設備。
[0040]圖1是解說集成電路的一個示例的功能框圖。集成電路100被示為具有輔助電路102和SRAM 104。輔助電路102可以在讀和寫操作期間向SRAM提供輔助。在一些實施例中，輔助電路102可以被配置成向SRAM 104提供讀輔助或寫輔助中的一者。在其他實施例中，輔助電路102可以被配置成向SRAM 104提供讀輔助和寫輔助二者。SRAM 104可以被配置成在這些實施例中的任一者的情況下操作而不對其內部電路進行修改。換言之，SRAM 104能夠從輔助電路102接收讀輔助、寫輔助或者讀輔助和寫輔助二者。也將呈現加速讀和寫操作的進一步的實施例。
[0041]如將會在之后更為具體地解釋的，SRAM包括位單元陣列。該陣列按位單元的行和列布置。每一行位單元具有字線(WL)和啞字線(DWL) JWL提供了用于通過其間的電容性耦合來影響施加到字線的電壓的裝置。輔助電路102提供了用于控制讀字線和啞字線的裝置。
[0042]在隨后的具體描述中，集成電路的各個方面會在讀和/或寫輔助電路結合存儲器(諸如SRAM)的上下文中給出。雖然這些方面可能良好地適用于本申請，但是本領域技術人員將會意識到這些方面可以被擴展到其他形式的硬件。作為示例，本公開通篇所給出的各個方面可以被應用到對于隨機存取存儲器(RAM)、靜態RAM (SRAM)、雙倍數據率RAM (DDRAM)、高速緩存、位移寄存器、寄存器文件、緩沖器以及其他合適的存儲器的讀和/或寫輔助。相應地，本公開中對SRAM的任何引用只是為了解說各種概念，并且要理解這些概念可以具有寬泛范圍的應用。
[0043]SRAM包括具有用以解碼地址且執行讀和寫操作的支持電路的位單元陣列。這些讀和寫操作一般由要求存取存儲器的處理器或一些其他電