靜態隨機存儲器的制造方法
【技術領域】
[0001]本申請涉及存儲器領域，具體而言，涉及一種靜態隨機存儲器。
【背景技術】
[0002]靜態隨機存儲器(SRAM)可以實現快速的讀/寫操作。圖1是根據現有技術的一種6T靜態隨機存儲器的示意圖，如圖1所示，該6T靜態隨機存儲器的每個存儲模塊包含6個晶體管，分別是晶體管PG-1、晶體管PG-2、晶體管PU-1、晶體管PD-1、晶體管PU-2和晶體管Η)-2。晶體管PU-1、晶體管PD-1、晶體管PU-2、晶體管PD-2、電源VDD和地VSS共同構成存儲單元，用于存儲電平狀態，即高電平狀態和低電平狀態，該存儲單元包括兩個存儲節點，分別是存儲節點Q和存儲節點QN，存儲節點Q和存儲節點QN存儲一對相反的電平狀態。字線WL連接至晶體管PG-1和晶體管PG-2的柵極，用于控制從存儲單元讀出電平狀態或是向存儲單元寫入電平狀態。晶體管PG-1通過源極和漏極連接在存儲單元的存儲節點Q和位線BL之間，晶體管PG-2通過源極和漏極連接在存儲單元的存儲節點QN和位線BLB之間。
[0003]當字線WL為高電平時，晶體管PG-1和晶體管PG-2同時導通，位線BL可以讀取到存儲節點Q的電平狀態，位線BLB可以讀取到存儲節點QN的電平狀態，實現從存儲單元讀取數據。同樣的，例如向存儲單元寫入高電平“1”，首先將位線BL加入高電平，相應的位線BLB加入低電平，當字線WL為高電平時，晶體管PG-1和晶體管PG-2同時導通，位線BL、位線BLB的電平狀態分別傳輸至存儲節點Q和存儲節點QN，使得存儲節點Q為高電平狀態“1”，相應的存儲節點QN為低電平狀態“0”，實現向存儲單元寫入數據。
[0004]該6T靜態隨機存儲器只能實現單端口讀/寫，讀寫效率較低，并且該T靜態隨機存儲器的存儲節點電壓會受到讀操作的影響，靜態噪聲容限值較小，存儲器穩定性太低。
[0005]圖2是根據現有技術的一種雙端口靜態隨機存儲器示意圖，如圖2所示，該雙端口靜態隨機存儲器在圖1所示的6T靜態隨機存儲器的基礎上，增加了晶體管PGA2和晶體管PGB2，以及位線BL2、BL1B和字線WLB，其中，晶體管PGA2通過源極或是漏極連接至位線BL2，晶體管PGB2通過源極或是漏極連接至位線BL1B，晶體管PGA2和晶體管PGB2柵極連接至字線WLB。圖中其他元件分別與圖1中元件對應，位線BL1對應于位線BL，位線BL2B對應于位線BLB，晶體管PGA1對應于晶體管PG-1，晶體管PGB1對應于晶體管PG-2，字線WLA對應于字線WL。
[0006]該雙端口靜態隨機存儲器可以實現同時從兩個端口讀/寫，即可以同時從兩個端口寫入數據或是從兩個端口讀出數據，其讀寫效率得到提高，但是該雙端口靜態隨機存儲器的兩個端口的讀寫操作會相互影響，其穩定性比傳統的6T靜態隨機存儲器還低。
[0007]為了提高靜態隨機存儲器的靜態噪聲容限和穩定性，制造了 8T靜態隨機存儲器和10T靜態隨機存儲器，圖3是根據現有技術的一種8T靜態隨機存儲器示意圖，圖4是根據現有技術的一種10T靜態隨機存儲器示意圖。
[0008]如圖3所示，8T靜態隨機存儲器通過在圖1所示的6T靜態隨機存儲器的基礎上增加了晶體管RPD和晶體管RPG，位線RBL經由晶體管RPD和晶體管RPG連接至存儲節點QN，晶體管RPG的柵極連接至字線RWL，該字線RWL用于控制從靜態隨機存儲器中讀出數據，晶體管PG-1和晶體管PG-2連接至字線WWL，位線WWL用于控制向靜態隨機存儲器中寫入數據，該8T靜態隨機存儲器其他部分同圖1所示的6T靜態隨機存儲器。由于晶體管RPD和晶體管RPG的存在，使得讀端口電壓不會影響到存儲節點QN的電壓，從而靜態隨機存儲器的穩定性得到提高，靜態噪聲容限值變大，但是該8T靜態隨機存儲器只能執行單端口讀操作，讀取效率較低。
[0009]如圖4所示，10T靜態隨機存儲器在8T靜態隨機存儲器基礎上進行了改進，在晶體管RPD和晶體管RPG對稱的位置增加了兩個晶體管，并且這兩個晶體管連接至字線RWL和位線RBL，位線RBLB對應于圖3中的位線RBL。該10T靜態隨機存儲器的其他部分同圖3所示的8T靜態隨機存儲器。該10T靜態隨機存儲器可以實現差分式讀取，提高了存儲器的訪問速度，而且具有較高的穩定性，但是該10T靜態隨機存儲器每個存儲單元包含10個晶體管，面積較大，不利于集成制造。
[0010]綜上，靜態存儲器(SRAM)可以實現快速的讀/寫操作，但是讀靜態噪聲容限(RSNM)變得越來越差，穩定性越來越低。雙端口(2RW，2個讀寫端口)靜態存儲器的讀靜態噪聲容限比傳統的6T靜態存儲器更差，雖然該雙端口(2RW)靜態存儲器具有更快的存取速度。為了實現高讀靜態噪聲容限，發明了 8T靜態存儲器和10T靜態存儲器，但是它的存取速度以及單元面積難以滿足要求。
[0011]針對現有技術中靜態隨機存儲器讀取數據操作穩定性低的問題，目前尚未提出有效的解決方案。
【發明內容】
[0012]本申請實施例提供了一種靜態隨機存儲器，以解決靜態隨機存儲器讀取數據操作穩定性低的問題。
[0013]根據本申請實施例的一個方面，提供了一種靜態隨機存儲器，包括:第一位線;第一晶體管，通過源極和漏極連接在第一位線與電源或地之間；N個存儲單元，該N個存儲單元中的每一個用于存儲電平狀態，電平狀態包括高電平和低電平，N大于等于1 #個第二晶體管，與N個存儲單元一一對應，N個第二晶體管中的每一個通過源極和漏極連接在對應的存儲單元與第一晶體管的柵極之間；N個第一字線，與N個第二晶體管一一對應，N個第一字線中的每一個連接至對應的第二晶體管的柵極，用于控制從對應的存儲單元讀出電平狀態；第二位線；第三晶體管，通過源極和漏極連接在第二位線與電源或地之間#個第四晶體管，與N個存儲單元一一對應，其中，N個第四晶體管中的每一個通過源極和漏極連接在對應的存儲單元與第三晶體管的柵極之間；以及N個第二字線，與N個第四晶體管一一對應，N個第二字線中的每一個連接至對應的第四晶體管的柵極，用于控制從對應的存儲單元讀出電平狀態。
[0014]進一步地，N個存儲單元中的每一存儲單元包括:第一存儲節點，用于存儲與每一存儲單元的電平狀態同相的電平狀態；第二存儲節點，用于存儲與每一存儲單元的電平狀態反相的電平狀態；其中，N個第二晶體管中的每一個通過源極和漏極連接在對應的存儲單元中的第一存儲節點與第一晶體管的柵極之間，或者，N個第二晶體管中的每一個通過源極和漏極連接在對應的存儲單元中的第二存儲節點與第一晶體管的柵極之間。
[0015]進一步地，N個存儲單元中的每一存儲單元包括:第一反相器，連接在第一存儲節點與第二存儲節點之間；第二反相器，相對于第一反相器反向地連接在第一存儲節點與第二存儲節點之間。
[0016]進一步地，N個存儲單元中的每一存儲單元包括:第一 PM0S，通過源極和漏極連接在電源與第一存儲節點之間，第一 PM0S的柵極連接至第二存儲節點；第一 NM0S，通過源極和漏極連接在第一存儲節點與地之間，第一 NM0S的柵極連接至第二存儲節點；第二 PM0S，通過源極和漏極連接在電源與第二存儲節點之間，第二 PM0S的柵極連接至第一存儲節點；第二 NM0S，通過源極和漏極連接在第二存儲節點與地之間，第二 NM0S的柵極連接至第一存儲節點。
[0017]進一步地，該靜態隨機存儲器還包括:第三位線；N個第五晶體管，