差分電流感測放大器和非易失性存儲器的方法
【技術領域】
[0001]此申請的主題是用于感測對應于非易失性存儲器單元的存儲器狀態的傳導電流的感測電路和方法。
【背景技術】
[0002]利用閃存的可再編程非易失性大規模數據存儲系統的使用廣泛用于存儲如下數據:計算機文件、相機照片、和其他類型的主機生成和/或使用的數據。一種受歡迎的形式的閃存是可移除地通過連接器連接到主機的卡片。有許多不同的商用閃存卡，例子是商標壓縮閃存(CF)、MultiMediaCard(MMC)、安全數字(SD)、miniSD，microSD、記憶棒、記憶棒微(Memory Stick Micro)、xD-圖片卡、SmartMedia 和 TransFlash 下銷售的那些。這些卡片根據它們的規格具有獨特的機械插頭和/或電氣接口，且插入被提供作為與主機連接的一部分的匹配插座。
[0003]另一種形式的廣泛使用的閃存系統是閃存盤，這是在小的長形封裝中的一種手持式存儲器系統，其具有通過插入主機的USB插座來與主機連接的通用串行總線(USB)插頭。
SanDisk公司--其受讓人--在其Cruzer、Ultra and Extreme Contour商標下售賣閃存盤。在另一種形式的閃存系統中，大量的存儲器被永久安裝在主機系統中，如在筆記本電腦中、代替通常的磁盤驅動器大規模數據存儲系統。這三種形式的大規模數據存儲系統一般包括相同類型的閃存陣列。它們每個也通常包含自己的存儲器控制器和驅動器，但也有一些只存儲器的系統，而至少部分由由存儲器連接到的主機執行的軟件來控制。閃存通常被形成在一個或多個集成電路芯片上，且控制器在另一個電路芯片上。但在包括控制器的某些存儲器系統中，特別是嵌入在主機內的那些，存儲器、控制器和驅動器通常被形成在單個集成電路芯片上。
[0004]有在主機和閃存系統之間傳送數據的兩個主要技術。在其中一個中，系統生成或接收的數據文件的地址被映射到為系統建立的連續邏輯地址空間的不同的范圍中。地址空間的程度通常足以覆蓋系統能夠處理的整個范圍的地址。作為一個例子，磁盤存儲驅動器通過這樣的邏輯地址空間與計算機或其他主機系統通信。主機系統保持跟蹤由文件分配表(FAT)分配給其文件的邏輯地址，且存儲器系統維護那些邏輯地址到存儲數據所在的物理存儲器地址的映射。大多數商用的存儲卡和閃存利用這種類型的接口，因為它模擬主機已經共同對接的磁盤驅動器的接口。
[0005]在兩種技術的第二個中，電子系統生成的數據文件被唯一地標識，且其數據被文件中的偏移來邏輯地尋址。然后，這些文件標識符在存儲器系統中直接被映射到物理存儲器位置。在其他地方，例如在專利申請公開號US2006/0184720A1中，描述和對比這兩種類型的主機I存儲器系統接口。
[0006]閃存系統通常使用具有存儲器單元的陣列的集成電路，存儲器單元的陣列分別存儲電荷，該電荷根據被存儲在其中的數據來控制存儲器單元的閾值水平。導電浮置柵極通常被提供作為存儲器單元的一部分，以存儲電荷，但是替換地使用介電電荷捕獲材料。NAND架構通常是用于大容量規模存儲系統的存儲器單元陣列首選的。相反，其他架構、諸如NOR通常用于小容量的存儲器。可以通過參照美國專利號5570315、5774397、6046935、6373746、6456528、6522580、6643188、6771536、6781877 和 7342279 來包含作為閃存系統的部分的NAND閃存陣列及其操作的例子。
[0007]在存儲器單元陣列中存儲的每一位的數據所需的集成電路的面積量這些年來已經顯著減少，且目標仍然是進一步減少。因此降低閃存系統的成本和大小。NAND閃存陣列結構的使用有助于此，但也使用其他方法來減少存儲器單元陣列的大小。這些其他的方法之一是在半導體基板上、在不同平面上一個壓一個地、形成多個二維存儲器單元陣列，而不是更典型的單個陣列。在美國專利號7023739和7177191中給出具有多個堆疊的NAND閃存單元陣列的集成電路的例子。
[0008]另一種類型的可再編程的非易失性存儲器單元使用可變電阻存儲器元件，該可變電阻存儲器元件可以被設置為導電或非導電狀態(或，分別地低或高阻狀態)，和一些另外地以部分地導電狀態并保持在該狀態中，直到后來重新設置初始條件。可變電阻元件分別被連接兩個正交延伸的導體(通常是位線和字線)之間，在二維陣列中在它們互相交叉處。這種元件的狀態通常由置于插置的導體上的適當電壓來改變。因為這些電壓必需被施加到大量其他未選擇的電阻性元件，因為他們沿同一導體相連作為所選的元件被編程或讀取的狀態，因此漏電流可能流過它們。當存儲器單元的存儲器狀態通過測量其導電電流來讀取時，讀取可能由于噪聲的存在、諸如額外的泄漏電流而是錯誤的。
[0009]期望通過大量存儲器單元并行執行數據讀取和編程操作導致:讀取電壓被施加于非常大量的其他存儲器單元，并導致如下問題:管理泄漏電流以在讀取操作期間最小化錯誤和余量損失問題。
【發明內容】
[0010]差分電流感測
[0011]可由一對選擇的字線和位線來訪問存儲器陣列中的存儲器單元。當適當的偏置電壓被施加于該對選擇的字線和位線時，存儲器單元將具有取決于它的存儲器狀態的單元導電電流。
[0012]攜帶單元導電電流的選擇的位線也可能具有泄漏電流或由于與鄰近陣列結構的弱耦合而造成的噪聲分量。在兩個感測階段上從選擇的位線進行感測的感測放大器能夠區分存儲器導電電流和漏電流。在第一階段中，感測放大器通過在預定的時間中用組合電流(單元導電電流加泄漏電流)放電電容來感測位線電流。在第二階段中，單元導電電流被最小化，且明顯地使用在選擇的位線中的泄漏電流來在與預定的時間相同的時間中協力地充電電容器，有效地減去在第一感測階段中包括的泄漏電流分量。電容器在兩個感測階段中的結果電壓降提供單獨的單元導電電流的測量，從而避免由于在選擇的位線中的泄漏電流而導致的讀取誤差。
[0013]根據本發明的一個方面，一種感測存儲器單元的導電電流的方法包括提供用于訪問存儲器單元的位線，所述位線具有從存儲器單元的導電電流和由于噪聲而導致的電流中構成的第一位線電流；預充電電容器到高于參考電壓的第一預定電壓；在第一感測階段中，用第一位線電流來放電所述電容器達預定時間段，其中，所述第一預定電壓下降到第二電壓；在第二感測階段中，最小化所述存儲器單元的導電電流，使得所述位線具有明顯從由于噪聲而導致的電流構成的第二位線電流，并用所述第二位線電流充電所述電容器達與預定時間段相同的時間，其中，所述第二電壓增加到第三電壓；以及比較所述第三電壓與所述參考電壓以給出所述存儲器單元的導電電流的測量。
[0014]根據本發明的另一個實施例，該方法進一步包括在第一感測階段期間由預定升壓電壓來臨時地升壓電容器處的電壓以提供更多凈高空間(headroom)。
[0015]根據本發明的另一個方面，一種感測非易失性存儲器的存儲器單元的導電電流的感測放大器包括位線，用于訪問存儲器單元，所述位線具有從存儲器單元的導電電流和由于噪聲而導致的電流中構成的第一位線電流；位線電壓電路，用于保持所述位線在預定的電壓處；電容器；預充電電路，耦合于所述電容器，以預充電所述電容器到高于參考電壓的第一預定電壓；在第一感測階段中，第一組信號使得所述電容器能夠被耦合以用第一位線電流來放電達預定時間段，其中，所述第一預定電壓下降到第二電壓；在第二感測階段中，所述存儲器單元使得導電電流被最小化，使得所述位線具有明顯從由于噪聲而導致的電流構成的第二位線電流，并且第二組信號使得所述電容器被耦合以用所述第二位線電流充電達與所述預定時間段相同的時間，其中第二電壓增加到第三電壓；以及比較器，用于比較所述第三電壓與所述參考電壓以給出所述存儲器單元的導電電流的測量。
[0016]在以下的示例例子的描述中包括非創新的三維可變電阻元件的各種方面、優點、特征和細節，其描述應該結合附圖。
[0017]在此通過為了所有目的來整體引用來合并在此參考的所有專利、專利申請、文章、其他出版物、文件和事物。在任何合并的出版物、文件或事物和本申請之間的在術語的定義或使用方面中的任何不一致或沖突的情況下，以本申請為準。
【附圖說明】
[0018]圖1示意性地示出以這種存儲器的一部分的等同電路的形式的三維存儲器的架構。
[0019]圖2是可以使用圖1的三維存儲器的示例性存儲器系統的方框圖。
[0020]圖3圖示用于感測存儲器單元的差分電流的感測放大器。
[0021]圖4(A)_4(N)是示意性地示出圖3所示的感測放大器的操作的時序圖。
[0022]圖5是示出感測存儲器單元的導電電流的方法的流程圖。
[0023]圖6是示出操作圖3所示的感測放大器的低電壓的優選實施例的時序圖。
[0024]圖7是圖示在低電壓條件下感測存儲器