用于不匹配信號接收器的時序控制的制作方法
【專利說明】用于不匹配信號接收器的時序控制
[0001]相關申請
[0002]本申請是基于2013年7月1日提交的美國臨時專利申請N0.61/841，857的非臨時申請，并要求該臨時申請的優先權權益。臨時申請N0.61/841，857號通過引用結合于此。
技術領域
[0003]本發明的實施例一般地涉及存儲器設備寫，并更具體地涉及用于不匹配架構中的存儲器設備寫的時序控制。
[0004]版權通告/許可
[0005]本專利文檔公開內容的一部分可能包含受版權保護的材料。版權所有者不反對任何人如其出現在(美國)專利商標局專利文件或記錄中那樣對該專利文獻或專利公開的復制，否則保留所有版權。版權通告應用于如下所述的和如所附圖中的所有數據，以及應用于以下所述的任何軟件:英特爾公司2013版權，保留所有權利。
【背景技術】
[0006]主平臺上的組件之間的通信對于電子設備的操作是必要的。然而，各種情況(諸如溫度改變和電壓變化)會影響組件之間的高速通信的時序。一般而言，不同組件間的通信可以稱為輸入/輸出(1/0)，并通常由標準(例如，存儲器子系統的組件之間的標準)管控。I/O標準可以涉及用于I/O功率、I/O等待時間、和I/O頻率的性能特性。I/O性能設置的標準或名義值被設為用于兼容性和互操作性的可以跨不同系統達到的值。通常在功率和等待時間之間存在折衷。因此，使用嚴格的時序參數可以降低功率，但導致I/o等待時間更多地被溫度、電壓和工藝變化負面地影響。
[0007]在存儲器子系統中，使用匹配的架構是普遍的，其中數據路徑(DQ)和數據選通路徑(DQS) 二者都是由匹配的連續時間放大器放大的。圖1A是已知匹配的接收器電路的框圖。在匹配的架構102中，選通路徑的放大器124匹配數據路徑的放大器122。數據路徑包括隨內部Vref信號110輸入到放大器122中的數據輸入DQ[7:0]。數據選通路徑包括用于差分接收器的輸入，其中DQS_P表不正差分信號，且DQS_N表不負差分信號。放大器124反饋到時鐘分配網絡130中，該時鐘分配網絡130提供網絡以將時鐘信號同時分配給多個接收設備。具體示出的是去向取樣電路140的元件142和144的信號。
[0008]使用不匹配的架構可以對比使用匹配的架構提高接收器的功率和性能。圖1B是已知不匹配的接收器電路的框圖。在不匹配的架構104中，數據(DQ)電壓直接在連接片(pad)上取樣。在被取樣之后，系統可以放大信號而沒有匹配的架構102所需要的嚴格的時序限制。即，放大可以在整個單元間隔(UI)或可能更多期間發生。因此，不匹配接收器的增益/帶寬要求比匹配的接收器的增益/帶寬要求低。如所解說的，DQ[7:0]和內部Vref110被直接反饋給取樣電路160的元件162和164。DQS路徑仍要求連續時間放大器(放大器126)，但DQS上的搖擺通常比DQ上的搖擺大，這意味著可以使用較低的增益放大器126，因為它不需要匹配到數據路徑中的高增益放大器。
[0009]不匹配的架構104相關于匹配的架構102提高一定的接收器帶寬和電壓敏感性，但使時序控制降級。DQS和DQ路徑上的延遲在不匹配的架構104中不是自我補償的。因此，TDQS中的任何變化或將選通信號傳播通過放大器124或時鐘分配網絡130的時間會直接使接收器時序預算降級。已有的訓練可以校正時序一次，但任何從經訓練位置的漂移會直接影響時序裕量。漂移可以跨電壓、溫度和/或老化而發生，這使時序裕量降級并可能產生鏈路故障。
[0010]周期性訓練是已知的，其中訓練數據被跨鏈路(例如，從存儲器控制器到動態隨機訪問存儲器(DRAM))寫并查看錯誤。然而，周期性訓練受總線帶寬上的復雜度和負載的影響。
[0011]此外，如果對大量樣本進行了平均，訓練會是最有效的，但對更多樣本平均直接與用于真實數據操作的高帶寬數據鏈路的需求沖突。而且，因為反饋回路(搜索多個設置以找到最優值)的迭代本質，這樣的周期性訓練固有地較慢。
【附圖說明】
[0012]以下描述包括對具有作為示例的方式而給出的本發明的實施例的實現的圖示的圖的討論。附圖應被理解為示例的方式，而不是限制的方式。如本文使用的，引用一個或多個“實施例”應被理解為描述包括在本發明的至少一個實現中的特定特征、結構和/或特性。因此，此處出現的諸如“在一個實施例中”或“在替換性實施例中”的短語描述本發明的各種實施例和實現，并且不必全都指同一實施例。然而，它們也不必是互斥的。
[0013]圖1A是已知匹配的接收器電路的框圖。
[0014]圖1B是已知不匹配的接收器電路的框圖。
[0015]圖2是具有不匹配的接收器電路和復制時鐘分配路徑的系統的實施例的框圖。
[0016]圖3是具有用于不匹配的接收器電路的復制時鐘分配路徑的復制網絡的系統的實施例的框圖。
[0017]圖4A是不匹配的接收器電路的實施例的框圖。
[0018]圖4B是有用于圖4A的不匹配的接收器電路的復制時鐘分配路徑的振蕩器電路的實施例的框圖。
[0019]圖5是用于有復制時鐘分配路徑的振蕩器電路的操作時序的實施例的時序圖。
[0020]圖6是用于基于復制時鐘分配網絡中檢測到的延遲變化調整時鐘分配網絡中的延遲的過程的實施例的流程圖。
[0021]圖7是其中可以實現復制時鐘分配路徑的計算系統的實施例的框圖。
[0022]圖8是其中可以實現復制時鐘分配路徑的移動設備的實施例的框圖。
[0023]隨后是某些細節和實現的描述，包括可以描繪下面所描述的實施例的一些或全部的圖的描述，以及討論本文所呈現的發明性概念的其它潛在實施例或實現。
【具體實施方式】
[0024]如本文所述，組件到組件的I/O接口使用不匹配的接收器電路。不匹配的接收器包括匹配到控制取樣電路的時鐘分配路徑的復制時鐘分配路徑。在描述中，“時鐘分配路徑”指該路徑的任何或所有部分，包括時鐘分配路徑自身、放大器、或路徑的其它部分。設備可以監視復制路徑中的延遲變化，并響應于復制路徑中檢測到的延遲變化調整真實時鐘分配路徑中的延遲。接收器電路包括處于不匹配配置的數據路徑和時鐘分配網絡。環振蕩器電路包括匹配到真實時鐘分配網絡的復制時鐘分配網絡。因此，所檢測到的復制時鐘分配網絡的延遲變化指示真實時鐘分配網絡中延遲的變化，這個變化可以被相應地補償。
[0025]在一個實施例中，所述的測試系統或測試引擎可以用來測試存儲器子系統，及更具體的，測試平臺組件(例如，處理器、存儲器控制器)與存儲器設備之間的輸入/輸出(1/0)或通信。任何使用帶調度器或等效邏輯的存儲器控制器的存儲器子系統都可以實現至少一個測試引擎的實施例。本文對存儲器設備所做的引用可以包括不同的存儲器類型。例如，存儲器子系統通常使用DRAM，該DRAM是如本文訴述的存儲器設備的一個示例。因此，本文所述的測試引擎可與多個存儲器技術中的任何一個兼容，多個存儲器技術諸如DDR3(雙倍數據速率版本3，由JEDEC (聯合電子設備工程委員會)于2007年6月27日原始發布，目前處于第21個發布)、DDR4 (DDR版本4，由JEDEC在2012年9月出版的初始規范)、LPDDR4 (低功率雙倍數據速率版本4，截至本申請提交時由JEDEC在開發的規范)、WIDE10(截至本申請提交時由JEDEC在開發的規范)、和/或其它、以及基于此類規范的變體或擴展的技術。
[0026]在一個實施例中，I/O接口電路的操作可以經由使用實征測試來進一步控制。基于由復制時鐘分配路徑檢測到的延遲變化，系統可以經驗性地測試設備輸入/輸出(I/O)的性能參數以確定要修改什么參數來針對檢測到的延遲進行調整。基于經由測試系統的經驗測試，系統可以針對設備間通信發生于其中的系統或設備設置性能參數。對于多個不同1/0電路參數的多個不同設置中的每一個，測試系統可以設置每一個I/O電路參數的值、生成測試流量來用所述參數值對通信進行壓力測試、并測量I/o性能特性的操作裕量。測試系統還可以執行搜索功能以確定使得延遲被補償的每一個I/o電路參數的值。在一個實施例中，系統基于搜索功能設置I/o電路參數的運行時值。設置可以基于測試動態地為具體系統的具體組件而改變。
[0027]如上所述，不匹配的架構可以相關于匹配的架構提供帶寬和頻率上的顯著改進。然而，傳統的不匹配的架構受被降級的時序控制的影響。如下面更詳細描述的，不匹配的接收器架構可以通過使用用來預測真實時鐘分配路徑的時序變化的匹配的復制時鐘分配路徑而具有經改善的時序控制。在一個實施例中，系統可以基于在復制路徑中檢測到的時序變化來調整真實時鐘分配路徑的時序行為。更具體地，復制路徑被檢測到的時序變化可被假定為對真實數據路徑的數據眼的邊緣具有相同的效果。因此，通過跟蹤對復制路徑中的時序的變化，數據眼的邊緣中的變化可以得到補償。
[0028]在一個實施例中，接收器電路向回提供信息到發射器以導致發射器基于檢測到的延遲變化而調整其操作。因此，延遲變化可以通過改變發射器設備的發射行為來補償。在一個實施例中，接收器設備可以計算所需要的延遲調整和/或調整接收器延遲以補償延遲變化。在一個實施例中，接收器設備簡單地以振蕩器計數的形式將原始數據發送到發射器，該發射器可以隨后基于檢測到的變化計算時序調整。
[0029]圖2是具有不匹配的接收器電路和復制時鐘分配路徑的系統的實施例的框圖。系統200包括設備210 (用發送硬件TX 212示出)和設備220(用接收硬件222示出)。應理解，在一個實施例中設備220也可以向設備210發送傳輸；因此設備220可以包括未明確示出的發送硬件，且設備210可以包括未明確示出的接收硬件。在一個實施例中，發射和接收硬件是收發機硬件，收發機硬件允許通過發送和接收二者進行接口。設備經由一個或多個傳輸線連接，一個或多個傳輸線由發送驅動器驅動。傳輸線可以是任何類型的連接設備210的I/O引腳與設備220的信號線(例如，跡線、接線)。
[0030]設備220包括接收控制器230，接收控制器表示執行設備220的接收操作的硬件和其它邏輯。接收控制器230可以包括取樣電路232以對所接收的信號的電壓電平取樣。取樣電路232是由取樣選通234或其它控制信號控制的，取樣選通234或其它控制信號指示何時對傳入或接收的信號進行取樣。取樣選通234由接收控制器230生成為單獨信號。接收控制器230包括時序控制236以控制取樣選通234的生成。
[0031]在一個實施例中，接收控制器230包括選通復制238，選通復制是取樣選通234的復制路徑。取樣選通234的時序中的漂移(正的或者負的)可以負面地影響設備230成功接收傳入信號的能力。選通復制238是匹配到選通樣本234的路徑的路徑。因此，發生在選通樣本234中的同一漂移應該相同地發生在選通復制238中。基于該漂移或選通信號或控制信號的延遲變化，時序控制236可以針對該變化而進行調整。在一個實施例中，時序控制236針對由信令設備210造成的延遲進行調整以改變其發送參數來更好地匹配取樣電路232的取樣時序。因此，設備210的時序控制214可以調整TX 212的操作。在一個實施例中，時序控制236調整選通樣本234的時序以調整取樣電路232的時序。因此，系統200相關于設備210的發送電路的時序，控制設備220的接收電路。
[0032]假定一個示例是，設備210是存儲器控制器或處理器并且設備220是存儲器設備，可以說系統200涉及如何測量tDQS延遲(數據選通信號的傳播延