感生熱梯度的制作方法
【專利說明】感生熱梯度
[0001]本申請是PCT國際申請號PCT/US2012/024340、國際申請日2012年2月8日、中國國家申請號201280016742.2、名稱為“感生熱梯度”的申請的分案申請。
技術領域
[0002]本發明的實施例涉及半導體器件。本發明的實施例更具體地涉及用于容許半導體器件中的感生熱梯度的技術。
[0003]置量
[0004]半導體器件在操作時產生熱能量。由于熱能量可能不是均勻的，因此可能存在熱梯度。隨著系統變得越小且半導體器件被更緊密地包裝，這可能導致器件之間的機械耦合。這種緊機械耦合可能導致半導體器件彼此之間的非期望感生熱梯度。
[0005]這些非期望熱梯度可能導致操作誤差。例如，在動態隨機存取存儲器(DRAM)中，非期望熱梯度可能導致不適當的刷新頻率以及甚至數據丟失。
[0006]附圖簡沐
[0007]本發明的各實施例在各附圖中是以示例方式而非限定方式示出的，在附圖中相似的附圖標記指代相似的要素。
[0008]圖1是具有與處理器/邏輯管芯層疊的一個或多個存儲器管芯的封裝的一個實施例的框圖。
[0009]圖2是具有單個傳感器的第一管芯和具有多個傳感器的第二管芯的一個實施例的框圖。
[0010]圖3是用于使用溫度差信息來操作存儲器陣列的技術的一個實施例的流程圖。
[0011]圖4是電子系統的一個實施例的框圖。
【具體實施方式】
[0012]在以下描述中，陳述了多個具體細節。然而，本發明的各個實施例在沒有這些具體細節的情況下也可實踐。在其他實例中，公知的電路、結構和技術未被詳細示出，以免混淆對本描述的理解。
[0013]當處理器(或芯片上系統，SoC)和DRAM管芯被層疊時，可能在DRAM與邏輯芯片之間有小的熱梯度。邏輯芯片典型地包含若干熱傳感器，這些熱傳感器被用來監視邏輯芯片的各個部分上的溫度并且通常被放置在預期有局部化熱點之處。邏輯芯片可跨與該邏輯芯片中的更多和更少活躍區相對應的管芯展現高熱梯度。
[0014]DRAM芯片可展現基于溫度的可變保留時間。低功率DRAM芯片可在稱為“溫度補償自刷新”的特征中使用此屬性。這可降低自刷新期間的刷新頻率，由此降低較低溫度下的待機功耗。典型地，DRAM芯片具有單個熱傳感器，因為DRAM芯片通常具有相對均勻的功率分布。然而，當與具有非均勻功率分布的邏輯芯片緊密耦合時，DRAM熱傳感器可能并不位于DRAM芯片的最熱點的附近。這可能導致DRAM以不恰當的低速率進行刷新，這會導致數據丟失。
[0015]本文中描述的技術通過一種或多種策略來解決此問題。在一個實施例中，可針對層疊上的所有器件標準化熱傳感器的位置。位置可被指定為例如與不能用于DRAM中的存儲器陣列的區域中的標準化垂直互聯陣列的特定偏移量。在一個實施例中，SoC(或其他計算元件)可計算最熱點與標準位置之間的溫度差。在一個實施例中，模式寄存器可被SoC(或其他計算元件)用來與DRAM就標準位置與熱點之間的溫度差進行通信。DRAM可在隨后利用此差異來相應地設置刷新速率。
[0016]在替代實施例中，技術可適于在沒有標準熱傳感器位置的情況下起作用。在這些實施例中，SoC(或其他計算元件)可計算跨其管芯的最大溫度梯度并使用此信息來編程DRAM偏移量溫度。這可允許DRAM比絕對需要更頻繁地刷新其內容，這可導致增大的功耗，但是可防止數據丟失。
[0017]圖1是具有與處理器/邏輯管芯層疊的一個或多個存儲器管芯的封裝的一個實施例的框圖。在圖1的示例中，例示了包含存儲器陣列(例如，DRAM)的若干管芯；然而，可支持任何數目的存儲器管芯。
[0018]集成電路封裝120可以是本領域公知的任何類型的封裝，該封裝具有本領域公知的任何類型的接口(例如，球柵陣列等)。在封裝120內，邏輯管芯140可被電耦合至接口。一個或多個存儲器模塊150可被電耦合至邏輯管芯140。邏輯管芯140可以是例如處理器管芯、芯片上系統(SoC)管芯或可具有不均勻熱圖案的任何其他管芯。
[0019]—個或多個存儲器模塊150也可物理連接至邏輯管芯140，其可具有一個或多個管芯的熱結果。由于邏輯管芯140可具有不均勻熱梯度，所以邏輯管芯140與存儲器模塊150中的一個或多個之間的物理連接，存儲器模塊150中的一個或多個的熱梯度可能并非如所預期的。典型地，存儲器模塊(例如，DRAM)跨管芯具有相對一致的溫度，因為存儲器模塊上的電路利用是相對分布式的。
[0020]因此，熱傳感器在存儲器模塊管芯上的放置可能是相對不重要的。S卩，當存儲器模塊在沒有任何外部熱影響的情況下操作時，單個熱傳感器可能是足夠的，并且熱傳感器的位置可能相對靈活。
[0021]與存儲器模塊相比，邏輯管芯具有被一致且頻繁使用的電路，這導致這些區域中較高的操作溫度。因此，邏輯管芯通常具有位于較高預期溫度的位置處的熱傳感器，從而可監視這些熱點。當邏輯管芯與另一管芯(例如，存儲器管芯150)形成接觸時，邏輯管芯上的熱點可能造成存儲器管芯上相應的熱點。因而，來自存儲器管芯熱傳感器的熱信息可能是不準確的。
[0022]在一個實施例中，存儲器管芯150具有在已知位置處的熱傳感器。S卩，每個傳感器管芯可具有相同的熱傳感器位置。邏輯管芯140可在緊鄰或基本上毗鄰存儲器管芯150的熱傳感器的位置處具有相對應的熱傳感器。邏輯管芯140也可在例如對應于一個或多個熱點的其他位置處具有熱傳感器。
[0023]在一個實施例中，邏輯管芯可確定熱點處的熱傳感器與同存儲器模塊中的熱傳感器相對應的熱傳感器之間的溫度差。邏輯管芯上的熱傳感器之間的溫度差可被存儲器模塊用來確定對由存儲器模塊上的熱傳感器所指示的溫度的調節。可基于經調節的溫度而非所測量的溫度來更改存儲器模塊的行為。
[0024]圖2是具有單個傳感器的第一管芯和具有多個傳感器的第二管芯的一個實施例的框圖。圖2的示例例示了兩個管芯，這兩個管芯可被層疊以使得來自一個管芯的熱可傳遞至另一個管芯。圖2的示例例示了僅兩個管芯，但是所例示的概念可適用于任何數量的層疊管芯。
[0025]管芯220可包括任何類型的電路，例如，DRAM陣列，或者其他存儲器結構235。管芯220包括與管理邏輯230耦合的熱傳感器240。在一個實施例中，當管芯220包括DRAM時，管理邏輯230可用于從熱傳感器240讀取溫度信息并且可使用該溫度信息來更改存儲器陣列235的行為或操作。在一個實施例中，存儲器陣列235的刷新速率可通過管理邏輯230基于來自熱傳感器240的信息來調節。
[0026]管芯250可包括邏輯電路，例如，處理器核、圖形處理器、芯片上系統(SoC)或其他邏輯275。管芯250可具有多種類型的電路，例如，處理器核、高速緩存存儲器、收發器等。由于管芯250可具有帶不規則熱梯度的電路，因此管芯250可具有多個熱傳感器(例如，260，265)，這些傳感器中的一個將與熱傳感器240對準。
[0027]在一個實施例中，熱傳感器240可被放置在管芯220上為管芯250的設計者和/或制造商所知的預定位置。熱傳感器260被定位成使得當管芯220被層疊在管芯250上時，熱傳感器240和260將被對準或在空間上足夠靠近，這樣來自熱傳感器260的溫度信息可與來自熱傳感器240的溫度信息一起使用。
[0028]控制電路270與熱傳感器260和265耦合，以收集溫度信息。在一個實施例中，控制電路270確定熱傳感器265與熱傳感器260之間的溫度差。控制電路270可將此差異(或指示差異范圍的信息)傳送到管理邏輯230。在一個實施例中，管理邏輯230中的寄存器中的位被設置成指示溫度差(例如，O指示0-10度差異、I指示10+度差異)。在另一實施例中，多個位被用來提供更多粒度的范圍，或者可傳送實際溫