封裝內飛越式信令的制作方法
【專利說明】封裝內飛越式信令
[0001]相關串請的交叉參考
[0002]本申請是2013年3月15日提交的名稱為In-package Fly-By Signaling的美國專利申請第13/833，278號的繼續申請，其內容以引用的方式引入本申請。
技術領域
[0003]本申請的主題涉及微電子封裝，更具體地，涉及多芯片微電子存儲器封裝，諸如在同一封裝件中包括多個動態隨機存取存儲器(“DRAM”)芯片。
【背景技術】
[0004]微電子元件通常包括半導體材料(諸如硅或砷化鎵)的薄板，統稱為裸片或半導體芯片。半導體芯片通常以微電子封裝件的形式設置為獨立的封裝單元。在一些設計中，半導體芯片被安裝至襯底或芯片載體，襯底或芯片載體又安裝在諸如印刷電路板的電路板上。
[0005]在半導體芯片的第一面(例如，前面或前表面)中制造有源電路裝置。為了促進到有源電路裝置的電連接，芯片在同一面上設置有接合焊盤。接合焊盤通常放置在裸片的邊緣周圍或者對于許多存儲芯片來說為裸片中心的規則陣列中。接合焊盤通常由導電金屬(諸如銅或鋁)制成為大約0.5微米(μπι)厚。接合焊盤可以包括單個金屬層或多個金屬層。接合焊盤的大小將根據芯片的具體類型而變化，但是通常一側為幾十至幾百微米。
[0006]大小是芯片的任何物理布置的重要考慮因素。隨著便攜式電子設備的快速發展，對更緊湊的芯片的物理布置的需求變得越來越強烈。僅通過示例，通常被稱為“智能手機”和“平板電腦”的設備將蜂窩電話的功能與強力有的數據處理器、存儲器和輔助設備(諸如全球定位系統接收器、電子相機和局域網連接)以及高分辨率顯示器和相關聯的圖像處理芯片進行集成。這種設備可以在封裝件大小的設備中提供諸如全因特網連接、娛樂(包括全分辨率視頻)、導航、電子銀行等的能力。復雜的便攜式設備要求將多個芯片封裝到小空間中。此外，一些芯片具有許多輸入和輸出連接，通稱為“I/o”。這些I/O必須與其他芯片的I/O互連。形成互連的部件不應該顯著增加組件的尺寸。在其他應用中也存在類似需求，例如諸如在因特網搜索引擎中所使用的數據服務器中。例如，在復雜芯片之間提供大量短互連的結構可以增加搜索引擎的帶寬并降低其功耗。
[0007]鑒于上述內容，可以有利地在多芯片存儲封裝件中組裝多個芯片，尤其是諸如DRAM的存儲芯片。可以對多芯片存儲封裝件的結構和功能進行進一步的改進。
【發明內容】
[0008]根據本發明一個方面的微電子封裝件可以包括:封裝襯底，具有用于與封裝件外的部件連接的多個第一端子，第一端子被配置為承載地址信息。該封裝件可以包括第一和第二微電子元件，每個微電子元件均具有面對襯底的第一表面的面。每個微電子元件均可包括存儲器存儲陣列，并且每個微電子元件均可具有用于接收指定相應微電子元件的存儲器存儲陣列內的位置的地址信息的地址輸入。
[0009]封裝襯底可具有多條地址線，多條地址線與多個第一端子電連接并且被配置為將地址信息承載到襯底上的第一連接區域，第一連接區域具有來自多個第一端子的第一延遲。地址線可被配置為將超出第一連接區域外的地址信息至少承載到襯底上的具有來自第一端子的第二延遲的第二連接區域。第一微電子元件的地址輸入可與第一連接區域處的多條地址線中的每一條耦合，并且第二微電子元件的地址輸入可與第二連接區域處的多條地址線中的每一條耦合，并且第二延遲大于第一延遲。
[0010]在一個或多個示例中，襯底可具有與第一表面相對的第二表面，端子可位于襯底的第二表面處。
[0011]在一個或多個示例中，地址輸入和在相應連接區域處與地址輸入耦合的多條地址線之間的距離小于2毫米。
[0012]在一個或多個示例中，封裝襯底可進一步包括通過地址線與第一端子電耦合的第二端子。地址線可被配置為朝向第二端子承載超出第二連接區域外的地址信息。
[0013]在一個或多個示例中，一種微電子組件可包括權利要求1所述的微電子封裝件以及附加部件，該部件具有與微電子封裝件的第一端子連接的多個接觸件，并且部件包括被配置為驅動地址信息的驅動器。
[0014]在一個或多個示例中，第二端子可被配置為與部件的對應第二接觸件連接，從而在這種連接的狀態下，第二接觸件可將第二端子與微電子封裝件外的對應端接電路耦合。
[0015]在一個或多個示例中，從第二端子到第二連接區域，在第一電路徑方向上沿地址線的第一延遲與在第二電路徑方向上沿地址線的第三延遲相同。
[0016]在一個或多個示例中，第一微電子元件的地址輸入可被設置在第一方向上延伸的行內的位置處，其中地址線的與第一微電子元件相鄰的第一部分在第一方向上延伸。
[0017]在一個或多個示例中，第一部分的至少一些可覆蓋第一微電子元件的面。
[0018]在一個或多個示例中，地址線的第二部分朝向第一微電子元件的地址輸入遠離第一部分在第二方向上延伸。在具體示例在，每個第二部分均可具有小于微電子元件的寬度的一半的長度。
[0019]在一個或多個示例中，地址輸入和在相應連接區域處與每個地址輸入耦合的對應第一部分之間的距離小于2毫米。
[0020]在一個或多個示例中，第二部分的至少一些部分覆蓋第一和第二微電子元件中的給定微電子元件的面。至少一些部分可包括在給定微電子元件的面處電連接至給定接觸件并與多條地址線中的地址線耦合的接合線。
[0021]在一個或多個示例中，第二部分的至少一些部分覆蓋第一和第二微電子元件中的給定微電子元件的面，并且至少一些部分包括面對給定微電子元件的接觸件中的相應接觸件并與相應接觸件接合的導電襯底接觸件。
[0022]在一個或多個示例中，第一微電子元件和第二微電子元件在平行于第一表面的方向上相互隔開。
[0023]在一個或多個不例中，第一微電子元件和第二微電子元件中分別設置地址輸入的面可布置在單個平面中。
[0024]在一個或多個示例中，一種系統可包括上述微電子封裝件，并且可以包括具有與第一端子電連接的接觸件的電路板。
[0025]在一個或多個示例中，該系統可進一步包括殼體。在一個或多個示例中，微電子封裝件或電路板中的至少一個可以安裝有或安裝至殼體。
[0026]在一個或多個示例中，微電子封裝件可進一步包括第三和第四微電子元件，每個微電子元件均包括存儲器存儲陣列并具有用于接收指定相應微電子元件的存儲器存儲陣列內的位置的地址信息的地址輸入，并且每個微電子元件均具有面對第一表面的面。
[0027]在這種情況下，地址線可進一步具有第三連接區域和第四連接區域，第三連接區域具有來自第一端子的第三延遲，第四連接區域具有來自第一端子的第四延遲。地址線可被配置為將超出第二連接區域外的地址信息承載到第三連接區域并且可被配置為將超出第三連接區域外的地址信息承載到第四連接區域。第三微電子元件的地址輸入可與第三連接區域處的多條地址線中的每一條耦合，并且第四微電子元件的地址輸入可與第四連接區域處的地址線中的每一條耦合。在這種情況下，第四延遲可大于第三延遲，第三延遲可大于第二延遲，并且第二延遲可大于第一延遲。
[0028]在一個或多個示例中，封裝襯底可進一步包括通過地址線與第一端子電耦合的第二端子。在這種情況下，地址線可被配置為朝向第二端子承載超出第二連接區域外的地址
?目息O
[0029]根據本發明一個方面的一種微電子封裝件可包括:封裝襯底，具有相對的第一表面和第二表面、多個第一端子和多個第二端子。第一端子和第二端子可位于封裝襯底的第二表面處并且可被配置為承載地址信息并可被配置為與超出微電子封裝件外的部件連接。
[0030]在這種微電子封裝件中，第一端子可包括其第一組和第二組，并且第二端子可包括其第一組和第二組。第一端子的第一組可與第二端子的第一組耦合，并且第一端子的第二組可與第二端子的第二組耦合。
[0031]在這種微電子封裝件中，第一、第二、第三和第四微電子元件均可具有面朝襯底的第一表面的面。每個微電子元件均可結合存儲器存儲陣列，并且每個微電子元件均可具有用于接收指定相應微電子元件的存儲器存儲陣列內的位置的地址信息的地址輸入。在這種微電子封裝件中，第一和第二微電子元件可與第一端子的第一組耦合，并且第三和第四微電子元件可與第一端子的第二組耦合。
[0032]在一個或多個示例中，封裝襯底其上可具有地址線的第一組和地址線的第二組，第一端子的第一組可通過地址線的第一組與第二端子的第一組耦合，并且第一端子的第二組可通過地址線的第二組與第二端子的第二組耦合。
[0033]在一個或多個示例中，第一和第二微電子元件可被配置為每個時鐘循環對地址線的第一組和第二組上的信號采樣不多于一次。
[0034]在一個或多個示例中，第一和第二微電子元件可被配置為在至少一些時鐘循環期間的每個時鐘循環對地址線的第一組和第二組上的信號采樣至少兩次。
[0035]在一個或多個示例中，地址線可延伸到覆蓋第一、第二、第三和第四微電子元件的面的區域。
[0036]在一個或多個示例中，第一、第二、第三和第四微電子元件在平行于第一表面的至少一個方向上可相互隔開。
[0037]在一個或多個示例中，可在單個平面中布置分別設置有地址輸入的第一、第二、第三和第四微電子元件的面。
[0038]在一個或多個示例中，襯底可具有與第一表面相對的第二表面，并且端子可位于襯底的第二表面