解碼方法、存儲(chǔ)器存儲(chǔ)裝置及存儲(chǔ)器控制電路單元的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種解碼方法，且特別是一種有關(guān)于低密度奇偶校驗(yàn)碼的解碼方法、存儲(chǔ)器存儲(chǔ)裝置及存儲(chǔ)器控制電路單元。
【背景技術(shù)】
[0002]數(shù)碼相機(jī)、移動(dòng)電話與MP3播放器在這幾年來的成長(zhǎng)十分迅速，使得消費(fèi)者對(duì)存儲(chǔ)媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲(chǔ)器模塊(例如，快閃存儲(chǔ)器)具有數(shù)據(jù)非易失性、省電、體積小，以及無機(jī)械結(jié)構(gòu)等特性，所以非常適合內(nèi)裝于上述所舉例的各種可攜式多媒體裝置中。
[0003]一般來說，寫入至可復(fù)寫式非易失性存儲(chǔ)器模塊的數(shù)據(jù)會(huì)經(jīng)過一個(gè)通道編碼。藉此，當(dāng)從可復(fù)寫式非易失性存儲(chǔ)器模塊中讀取數(shù)據(jù)時(shí)，有機(jī)會(huì)恢復(fù)這些數(shù)據(jù)中的錯(cuò)誤。若此通道編碼所使用的是低密度奇偶校驗(yàn)碼，則從可復(fù)寫式非易失性存儲(chǔ)器模塊所讀取的數(shù)據(jù)會(huì)經(jīng)過一個(gè)迭代解碼。此迭代解碼是用以更新一個(gè)比特的可靠度。當(dāng)數(shù)據(jù)中的錯(cuò)誤越多時(shí)，則迭代解碼所需要的迭代次數(shù)就會(huì)越多。然而，迭代次數(shù)越多則表示解碼的速度越慢。因此，如何增加解碼的速度，為此領(lǐng)域技術(shù)人員所關(guān)心的議題。
【發(fā)明內(nèi)容】
[0004]本發(fā)明提供一種解碼方法、存儲(chǔ)器存儲(chǔ)裝置及存儲(chǔ)器控制電路單元，可搜集額外的通道信息作為錯(cuò)誤更正的依據(jù)。
[0005]本發(fā)明的一范例實(shí)施例提供一種解碼方法，用于可復(fù)寫式非易失性存儲(chǔ)器模塊，可復(fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)存儲(chǔ)單元，解碼方法包括:根據(jù)至少一硬決策電壓讀取所述存儲(chǔ)單元，以取得至少一硬比特；對(duì)所述硬比特執(zhí)行奇偶校驗(yàn)程序，以取得多個(gè)校驗(yàn)子(syndrome)，其中所述硬比特是對(duì)應(yīng)至所述校驗(yàn)子的至少其中之一；根據(jù)所述校驗(yàn)子判斷所述硬比特是否具有至少一錯(cuò)誤；若所述硬比特具有所述錯(cuò)誤，根據(jù)所述硬比特的通道信息與對(duì)應(yīng)于所述硬比特的校驗(yàn)權(quán)重信息來更新所述硬比特；以及若所述硬比特不具有所述錯(cuò)誤，輸出所述硬比特。
[0006]在一范例實(shí)施例中，所述硬比特包括第一硬比特，若所述硬比特具有所述錯(cuò)誤，根據(jù)所述硬比特的通道信息與對(duì)應(yīng)于所述硬比特的校驗(yàn)權(quán)重信息來更新所述硬比特的步驟包括:判斷所述校驗(yàn)權(quán)重信息中對(duì)應(yīng)于第一硬比特的第一校驗(yàn)權(quán)重信息是否符合權(quán)重條件；若第一校驗(yàn)權(quán)重信息符合權(quán)重條件，判斷第一硬比特的通道信息是否符合通道條件；若第一硬比特的通道信息符合通道條件，更新第一硬比特；以及若第一硬比特的通道信息不符合通道條件，不更新第一硬比特。
[0007]在一范例實(shí)施例中，所述第一硬比特的通道信息包括至少一第一軟比特，并且判斷第一硬比特的通道信息是否符合通道條件的步驟包括:判斷所述第一軟比特是否符合第一狀態(tài)；若所述第一軟比特符合第一狀態(tài)，判定第一硬比特的通道信息符合通道條件；以及若所述第一軟比特不符合第一狀態(tài)，判定第一硬比特的通道信息不符合通道條件。
[0008]在一范例實(shí)施例中，若所述硬比特具有所述錯(cuò)誤，所述解碼方法還包括:計(jì)數(shù)迭代次數(shù)；判斷迭代次數(shù)是否達(dá)到預(yù)設(shè)次數(shù)；若迭代次數(shù)沒有達(dá)到預(yù)設(shè)次數(shù)，設(shè)定通道條件為第一通道條件；以及若迭代次數(shù)達(dá)到預(yù)設(shè)次數(shù)，設(shè)定通道條件為第二通道條件，其中第一通道條件與第二通道條件不相同。
[0009]在一范例實(shí)施例中，所述解碼方法還包括:根據(jù)至少一軟決策電壓讀取所述存儲(chǔ)單元，以取得所述硬比特的通道信息。
[0010]在一范例實(shí)施例中，所述硬決策電壓包括第一硬決策電壓，所述軟決策電壓包括第一軟決策電壓與第二軟決策電壓，第一軟決策電壓小于第一硬決策電壓，并且第二軟決策電壓大于第一硬決策電壓。
[0011]在一范例實(shí)施例中，所述解碼方法還包括:若解碼失敗，根據(jù)至少一新的硬決策電壓讀取所述存儲(chǔ)單元，以取得至少一新的硬比特；以及根據(jù)所述硬比特與所述新的硬比特，決定所述新的硬比特的通道信息。
[0012]在一范例實(shí)施例中，若所述硬比特具有所述錯(cuò)誤，所述解碼方法還包括:計(jì)數(shù)迭代次數(shù)；判斷迭代次數(shù)是否達(dá)到中止次數(shù)；若迭代次數(shù)達(dá)到中止次數(shù)，判定解碼失敗；以及若迭代次數(shù)沒有達(dá)到中止次數(shù)，對(duì)更新后的所述硬比特執(zhí)行奇偶校驗(yàn)程序，以重新取得所述校驗(yàn)子，并且根據(jù)重新取得的所述校驗(yàn)子判斷更新后的所述硬比特是否具有所述錯(cuò)誤。
[0013]本發(fā)明的一范例實(shí)施例提供一種存儲(chǔ)器存儲(chǔ)裝置，其包括連接接口單元、可復(fù)寫式非易失性存儲(chǔ)器模塊及存儲(chǔ)器控制電路單元。連接接口單元用以電連接至主機(jī)系統(tǒng)?？蓮?fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)存儲(chǔ)單元。存儲(chǔ)器控制電路單元電連接至連接接口單元與可復(fù)寫式非易失性存儲(chǔ)器模塊。其中存儲(chǔ)器控制電路單元用以根據(jù)至少一硬決策電壓讀取所述存儲(chǔ)單元，以取得至少一硬比特。存儲(chǔ)器控制電路單元還用以對(duì)所述硬比特執(zhí)行奇偶校驗(yàn)程序，以取得多個(gè)校驗(yàn)子，其中每一所述硬比特是對(duì)應(yīng)至所述校驗(yàn)子的至少其中之一。存儲(chǔ)器控制電路單元還用以根據(jù)所述校驗(yàn)子判斷所述硬比特是否具有至少一錯(cuò)誤。若所述硬比特具有所述錯(cuò)誤，存儲(chǔ)器控制電路單元還用以根據(jù)所述硬比特的通道信息與對(duì)應(yīng)于所述硬比特的校驗(yàn)權(quán)重信息來更新所述硬比特。若所述硬比特不具有所述錯(cuò)誤，存儲(chǔ)器控制電路單元還用以輸出所述硬比特。
[0014]在一范例實(shí)施例中，所述硬比特包括第一硬比特。若所述硬比特具有所述錯(cuò)誤，存儲(chǔ)器控制電路單元根據(jù)所述硬比特的通道信息與對(duì)應(yīng)于所述硬比特的校驗(yàn)權(quán)重信息來更新所述硬比特的操作包括:判斷所述校驗(yàn)權(quán)重信息中對(duì)應(yīng)于第一硬比特的第一校驗(yàn)權(quán)重信息是否符合權(quán)重條件；若第一校驗(yàn)權(quán)重信息符合權(quán)重條件，判斷第一硬比特的通道信息是否符合通道條件；若第一硬比特的通道信息符合通道條件，更新第一硬比特；以及若第一硬比特的通道信息不符合通道條件，不更新第一硬比特。
[0015]在一范例實(shí)施例中，所述第一硬比特的通道信息包括至少一第一軟比特，并且存儲(chǔ)器控制電路單元判斷第一硬比特的通道信息是否符合通道條件的操作包括:判斷所述第一軟比特是否符合第一狀態(tài)；若所述第一軟比特符合第一狀態(tài)，判定第一硬比特的通道信息符合通道條件；以及若所述第一軟比特不符合第一狀態(tài)，判定第一硬比特的通道信息不符合通道條件。
[0016]在一范例實(shí)施例中，若所述硬比特具有所述錯(cuò)誤，所述存儲(chǔ)器控制電路單元還用以計(jì)數(shù)迭代次數(shù)。存儲(chǔ)器控制電路單元還用以判斷迭代次數(shù)是否達(dá)到預(yù)設(shè)次數(shù)。若迭代次數(shù)沒有達(dá)到預(yù)設(shè)次數(shù)，存儲(chǔ)器控制電路單元還用以設(shè)定通道條件為第一通道條件。若迭代次數(shù)達(dá)到預(yù)設(shè)次數(shù)，存儲(chǔ)器控制電路單元還用以設(shè)定通道條件為第二通道條件，其中第一通道條件與第二通道條件不相同。
[0017]在一范例實(shí)施例中，所述存儲(chǔ)器控制電路單元還用以根據(jù)至少一軟決策電壓讀取所述存儲(chǔ)單元，以取得所述硬比特的通道信息。
[0018]在一范例實(shí)施例中，若解碼失敗，所述存儲(chǔ)器控制電路單元還用以根據(jù)至少一新的硬決策電壓讀取所述存儲(chǔ)單元，以取得至少一新的硬比特。存儲(chǔ)器控制電路單元還用以根據(jù)所述硬比特與所述新的硬比特，決定所述新的硬比特的通道信息。
[0019]在一范例實(shí)施例中，若所述硬比特具有所述錯(cuò)誤，所述存儲(chǔ)器控制電路單元還用以計(jì)數(shù)迭代次數(shù)。存儲(chǔ)器控制電路單元還用以判斷迭代次數(shù)是否達(dá)到中止次數(shù)。若迭代次數(shù)達(dá)到中止次數(shù)，存儲(chǔ)器控制電路單元還用以判定解碼失敗。若迭代次數(shù)沒有達(dá)到中止次數(shù)，存儲(chǔ)器控制電路單元還用以對(duì)更新后的所述硬比特執(zhí)行奇偶校驗(yàn)程序，以重新取得所述校驗(yàn)子，并且根據(jù)重新取得的所述校驗(yàn)子判斷更新后的所述硬比特是否具有所述錯(cuò)誤。
[0020]本發(fā)明的一范例實(shí)施例提供一種存儲(chǔ)器控制電路單元，其用于可復(fù)寫式非易失性存儲(chǔ)器模塊，其中可復(fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)存儲(chǔ)單元，存儲(chǔ)器控制電路單元包括:主機(jī)接口、存儲(chǔ)器接口、錯(cuò)誤檢測(cè)與校正電路及存儲(chǔ)器管理電路。主機(jī)接口用以電連接至主機(jī)系統(tǒng)。存儲(chǔ)器接口用以電連接至可復(fù)寫式非易失性存儲(chǔ)器模塊。存儲(chǔ)器管理電路電連接至主機(jī)接口、存儲(chǔ)器接口及錯(cuò)誤檢測(cè)與校正電路。其中存儲(chǔ)器管理電路用以發(fā)送讀取指令序列，其中讀取指令序列用以指示根據(jù)至少一硬決策電壓讀取所述存儲(chǔ)單元，以取得至少一硬比特。錯(cuò)誤檢測(cè)與校正電路用以對(duì)所述硬比特執(zhí)行奇偶校驗(yàn)程序，以取得多個(gè)校驗(yàn)子，其中每一所述硬比特是對(duì)應(yīng)至所述校驗(yàn)子的至少其中之一。錯(cuò)誤檢測(cè)與校正電路還用以根據(jù)所述校驗(yàn)子判斷所述硬比特是否具有至少一錯(cuò)誤。若所述硬比特具有所述錯(cuò)誤，錯(cuò)誤檢測(cè)與校正電路還用以根據(jù)所述硬比特的一通道信息與對(duì)應(yīng)于所述硬比特的一校驗(yàn)權(quán)重信息來更新所述硬比特。若所述硬比特不具有所述錯(cuò)誤，存儲(chǔ)器管理電路還用以輸出所述硬比特。
[0021]在一范例實(shí)施例中，所述硬比特包括第一硬比特。若所述硬比特具有所述錯(cuò)誤，錯(cuò)誤檢測(cè)與校正電路根據(jù)所述硬比特的通道信息與對(duì)應(yīng)于所述硬比特的校驗(yàn)權(quán)重信息來更新所述硬比特的操作包括:判斷所述校驗(yàn)權(quán)重信息中對(duì)應(yīng)于第一硬比特的第一校驗(yàn)權(quán)重信息是否符合權(quán)重條件；若第一校驗(yàn)權(quán)重信息符合權(quán)重條件，判斷第一硬比特的通道信息是否符合通道條件；若第一硬比特的通道信息符合通道條件，更新第一硬比特；以及若第一硬比特的通道信息不符合通道條件，不更新第一硬比特。
[0022]在一范例實(shí)施例中，所述第一硬比特的通道信息包括至少一第一軟比特，并且錯(cuò)誤檢測(cè)與校正電路判斷第一硬比特的通道信息是否符合通道條件的操作包括:判斷所述第一軟比特是否符合第一狀態(tài)；若所述第一軟比特符合第一狀態(tài)，判定第一硬比特的通道信息符合通道條件；以及若所述第一軟比特不符合第一狀態(tài)，判定第一硬比特的通道信息不符合通道條件。
[0023]在一范例實(shí)施例中，若所述硬比特具有所述錯(cuò)誤，所述錯(cuò)誤檢測(cè)與校正電路還用以計(jì)數(shù)迭代次數(shù)。錯(cuò)誤檢測(cè)與校正電路還用以判斷迭代次數(shù)是否達(dá)到預(yù)設(shè)次數(shù)。若迭代次數(shù)沒有達(dá)到預(yù)設(shè)次數(shù)，錯(cuò)誤檢測(cè)與校正電路還用以設(shè)定通道條件為第一通道條件。若迭代次數(shù)達(dá)到預(yù)設(shè)次數(shù)，錯(cuò)誤檢測(cè)與校正電路還用以設(shè)定通道條件為第二通道條件，其中第一通道條件與第二通道條件不相同。
[0024]在一范例實(shí)施例中，所述讀取指令序列還用以指示根據(jù)至少一軟決策電壓讀取所述存儲(chǔ)單元，以取得所述硬比特的通道信息。
[0025]在一范例實(shí)施例中，若解碼失敗，所述存儲(chǔ)器管理電路還用以發(fā)送新的讀取指令序列，其中新的讀取指令序列用以指示根據(jù)至少一新的硬決策電壓讀取所述存儲(chǔ)單元，以取得至少一新的硬比特。存儲(chǔ)器管理電路還用以根據(jù)所述硬比特與所述新的硬比特，決定所述新的硬比特的通道信息。
[0026]在一范例實(shí)施例中，若所述硬比特具有所述錯(cuò)誤，所述錯(cuò)誤檢測(cè)與校正電路還用以計(jì)數(shù)迭代次數(shù)。錯(cuò)誤檢測(cè)與校正電路還用以判斷迭代次數(shù)是否達(dá)到中止次數(shù)。若迭代次數(shù)達(dá)到中止次數(shù)，錯(cuò)誤檢測(cè)與校正電路還用以判定解碼失敗。若迭代次數(shù)沒有達(dá)到中止次數(shù)，錯(cuò)誤檢測(cè)與校正電路還用以對(duì)更新后的所述硬比特執(zhí)行奇偶校驗(yàn)程序，以重新取得所述校驗(yàn)子，并且根據(jù)重新取得的所述校驗(yàn)子判斷更新后的所述硬比特是否具有所述錯(cuò)誤。
[0027]基于上述，當(dāng)從可復(fù)寫式非易失性存儲(chǔ)器模塊中讀取的比特存在錯(cuò)誤時(shí)，本發(fā)明的一范例實(shí)施例可以根據(jù)所讀取的各個(gè)比特的通道信息與對(duì)應(yīng)于各個(gè)比特的校驗(yàn)權(quán)重信息，來決定要更新哪些比特。藉此，相對(duì)于以往僅僅根據(jù)每一次的迭代運(yùn)算的結(jié)果來更新碼字，本發(fā)明的一范例實(shí)施例可以有效提升解碼效率。
[0028]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下。
【附圖說明】
[0029]圖1是根據(jù)本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖；
[0030]圖2是根據(jù)一范例實(shí)施例所示出的電腦、輸入/輸出裝置與存儲(chǔ)器存儲(chǔ)裝置的示意圖；
[0031]圖3是根據(jù)一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲(chǔ)器存儲(chǔ)裝置的示意圖；
[0032]圖4是示出圖1所示的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖；
[0033]圖5是根據(jù)一范例實(shí)施例所示出的存儲(chǔ)器控制電路單元的概要方塊圖；
[0034]圖6是根據(jù)一范例實(shí)施例所示出的奇偶校驗(yàn)矩陣的示意圖；
[0035]圖7是根據(jù)一范例實(shí)施例所示出的根據(jù)一個(gè)硬決策電壓來讀取可復(fù)寫式非易失性存儲(chǔ)器模塊的范例示意圖；
[0036]圖8是根據(jù)一范例實(shí)施例所示出的硬比特與軟比特對(duì)應(yīng)在SLC型快閃存儲(chǔ)器模塊的臨界電壓分布上的范例示意圖；
[0037]圖9是根據(jù)一范例實(shí)施例所示出的MLC型快閃存儲(chǔ)器模塊的臨界電壓分布的范例不意圖；
[0038]圖10與圖11是根據(jù)一范例實(shí)施例所示出的硬比特與軟比特對(duì)應(yīng)在MLC型快閃存儲(chǔ)器模塊的臨界電壓分布上的范例示意圖；
[0039]圖12至圖14是根據(jù)一范例實(shí)施例所示出的硬比特與軟比特對(duì)應(yīng)在TLC型快閃存儲(chǔ)器模塊的臨界電壓分布上的范例示意圖；
[0040]圖15是根