一種信號放大器、磁存儲器的讀取電路及其操作方法
【技術領域】
[0001]本發明屬于半導體，集成電路芯片設計技術領域，更具體地，涉及一種信號放大器、磁存儲器的讀取電路及其操作方法。
【背景技術】
[0002]自旋轉移力矩磁阻式隨機存儲器(STT-MRAM)是一項跨學科的復雜系統開發的綜合工程，學科跨度大，工程復雜性高，它概括了物理，材料學科，電子工程和半導體科學，以及磁性學科等多門學科領域。
[0003]磁隨機存儲器是由特殊的磁性材料制成極小尺寸的磁元體，并將磁元體集成到半導體工藝中制成磁隨機存儲芯片，如圖1(a)和圖1(b)所示，第一代磁隨機存儲器(Magnetic Random Access Memory，MRAM)是由多個磁元體組成，每個磁元體附近有兩根導線，在寫操作時，電流通過導線產生兩個磁場，該磁元體在磁場作用下改變磁體中磁極方向，通過導線的較大的電流可以有兩個相反的方向，使得磁體中呈現兩個不同磁極方向，從而達到兩種不同的磁阻值狀態:低磁阻狀態為“0”，高磁阻狀態為“I”；由于磁場會對臨近的磁元體產生作用，使得這些磁元體狀態不穩定，隨著半導體工藝的提高，每個存儲單元的尺寸越來越小，基于這些磁元體的存儲單元更加不穩定。
[0004]自旋轉移力矩磁阻式隨機存儲器(Spin Torque Transfer Magnetic RandomAccess Memory，STT-MRAM)同樣基于磁元體，但它們的此材料與結構與第一代不同，第二代磁存儲器(STT-MRAM)依靠自旋動量轉移寫入信息，它完全不同于傳統的第一代存儲器(MRAM)，它是將一個更小的電流直接流過這個磁元體(Magnetic Tunnel Junct1n,MTJ)使其改變狀態，電流通過MTJ的方向不同是其呈現“O”和“I”狀態，由于沒有磁場的干擾，磁元體狀態更加穩定，每個存儲單元的尺寸可以越來越小。同時也簡化的電路設計和減小功耗，寫入每個數據位所需的功耗比MRAM低一個數量級。
[0005]與閃存(FLASH MEMORY)相比，STT-MRAM的寫入/讀取性能更佳，因為它的寫入數據時不要求高電壓，耗電量低，寫入/讀取時間極短，同時保持閃存所具有的非揮發特性，既能夠在關掉電源后仍可以保持所存儲內容的完整性，此外，由于改變磁化方向的次數沒有限制，因此寫入次數也為無限次；STT-MRAM擁有靜態隨機存儲器(Static Random AccessMemory，SRAM)的高速讀取寫入能力和動態隨機存儲器(Dynamic Random Access Memory,DRAM)的高集成度，而且可以無限次地重復擦寫。STT-MRAM無需動態刷新，能夠在非激活狀態下關閉，可以大幅降低系統功耗。STT-MRAM具有高速存取功能。
【發明內容】
[0006]針對現有技術的缺陷，本發明提供了一種信號放大器、磁存儲器的讀取電路，及其操作方法，其目的在于能在高速完成讀出操作，從而減少讀取時間；同時，讀出數據完成并鎖存后以供下一級相關電路使用，及時關閉相應的磁存儲模塊，減少功耗。
[0007]本發明提供的信號放大器包括多路開關、選擇器、第一開關、完成甄別器、第一預置器、第二開關、第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6 ;第一晶體管Ml的一端與所述第一開關的第一輸出端Cl連接，所述第一晶體管Ml的另一端還與所述第三晶體管M3的一端連接；所述第三晶體管M3的另一端與所述多路開關的第一輸出端c3連接，所述第三晶體管M3的控制端作為所述信號放大器的正相輸入端IN ;所述第二晶體管M2的一端與所述第一開關的第二輸出端c2連接，所述第二晶體管M2的另一端與所述第四晶體管M4的一端連接，所述第四晶體管M4的另一端與所述多路開關的第二輸出端c4連接，所述第四晶體管M4的控制端作為所述信號放大器的反相輸入端INB ;所述第五晶體管M5的一端與所述第二開關的第一輸出端c5連接，所述第五晶體管M5的另一端與所述第六晶體管M6的控制端連接，所述第六晶體管M6的一端與所述第二開關的第二輸出端c6連接，所述第六晶體管M6的另一端與所述第五晶體管M5的控制端連接；所述選擇器的第一輸入端、所述多路開關的第一控制端k2、所述第一開關的控制端kl和所述第一預置器的使能端en連接后作為所述信號放大器的信號使能端EN ;所述選擇器的第二輸入端、所述多路開關的第二控制端k3和所述完成甄別器的輸出端ο連接后作為所述信號放大器的Done端；所述第三晶體管M3的一端、所述第五晶體管M5的一端、所述第一預置器的輸出正端ο和所述完成甄別器的第一輸入端enl連接后作為信號放大器的第一輸出端Dout ;所述第二晶體管M2的另一端、所述第五晶體管M6的一端、所述第一預置器的輸出負端ob和所述完成甄別器的第二輸入端en2連接后作為信號放大器的第二輸出端Doutb ;其中當所述第一晶體管Ml的控制端與所述第二晶體管M2的另一端連接時，所述第二晶體管M2的控制端與所述第一晶體管Ml的另一端連接；或者所述第一晶體管Ml的控制端和所述第二晶體管M2的控制端均連接鉗位電壓Vrf。
[0008]作為本發明的一個實施例，第一晶體管Ml、所述第二晶體管M2、所述第三晶體管M3、所述第四晶體管M4、第五晶體管M5和/或所述第六晶體管M6為MOS管。當第一晶體管Ml和所述第二晶體管M2均為PMOS管時；所述第三晶體管M3、所述第四晶體管M4、第五晶體管M5和所述第六晶體管M6均為NMOS管；當所述第一晶體管Ml和所述第二晶體管M2均為NMOS管時；所述第三晶體管M3、所述第四晶體管M4、第五晶體管M5和所述第六晶體管M6均為PMOS管。
[0009]在本發明實施例中，當第一晶體管Ml和第二晶體管M2均為NMOS管時，鉗位電壓Vrf大于Vtl，(Vtl為NMOS管的門檻電壓)；當第一晶體管Ml和第二晶體管M2均為PMOS管時，鉗位電壓Vrf小于(VDD-Vt2) ; (Vt2為PMOS管的門檻電壓)；鉗位電壓Vrf的具體值可以根據晶體管的具體尺寸和工藝確定；Vt為晶體管的門檻電壓。使用該電路時，數據被瑣存后，電路中仍有工作電流。
[0010]作為本發明的一個實施例，第一預置器包括PMOS管MplUPMOS管Mp 12和PMOS管Mpl3 ；PM0S管Mpll的控制端、PMOS管Mpl2的控制端和PMOS管Mpl3的控制端連接后作為所述第一預置器的EN端；PM0S管Mpll的一端連接電壓源Vol，PM0S管Mpl2的另一端連接電壓源Vol，PMOS管Mpll的另一端和PMOS管Mpl3的一端連接后作為所述第一預置器的輸出負端Ob ；PM0S管Mpl2的一端和PMOS管Mpl3的另一端連接后作為所述第一預置器的輸出正端O ;電壓源Vol的電位為O彡Vol彡VDD0
[0011]當輸入控制信號EN為O伏時，PMOS管Mpll、PMOS管Mpl2和PMOS管Mpl3都導通，第一預置器的兩個輸出端O和Ob都與電壓源Vol相通，其電位為Vol，同時兩個輸出端O和Ob也通過PMOS管Mpl3相連；當控制信號EN為VDD時，PMOS管Mpl1、PMOS管Mpl2和PMOS管Mpl3都斷開，沒有電流通過三個PMOS管，同時兩個輸出端O和Ob與電壓源Vol斷開，互相獨立。
[0012]作為本發明的另一個實施例，第一預置器包括NMOS管Mn 11、NMOS管Mn 12、NMOS管Mnl3和反相器；NM0S管Mnll的控制端、所述NMOS管Mnl2的控制端和所述NMOS管Mpl3的控制端連接后連接至所述反相器的輸出端，所述反相器INV的輸入端作為所述第一預置器的EN端；所述NMOS管Mnll的一端連接電壓源Vol，所述NMOS管Mnl2的另一端連接電壓源Vol，NM0S管Mpll的另一端和所述NMOS管Mnl3的一端連接后作為第一預置器的輸出負端Ob ;所述NMOS管Mpl2的一端和所述NMOS管Mnl3的另一端連接后作為所述第一預置器的輸出正端O。
[0013]本發明提供的信號放大器為一級放大和鎖存多功能電路，其簡化了電路使得所占用的電路面積減小，使得信號放大和讀取時間減少；由于增加了讀取完成甄別功能，當信號放大功能完成后自動鎖存輸出數據，同時，產生放大完成信號Done，放大后的數據被鎖存在放大器輸出端，使得相應的存儲模塊在數據放大完成后可以關閉以節省功耗，被鎖存的數據鎖可以供下一級電路使用，直到外部控制信號SEAN為O伏放大器才恢復預置狀態以便后面的讀寫操作。
[0014]本發明還提供了一種磁存儲器的讀取電路，包括信號放大器、可控數據電流源、可控參考電流源、第二預置器、位線限流器和參考限流器；所述可控數據電流源的輸入端用于連接讀取啟動信號RDEN，所述可控數據電流源的電源端連接電源VDD ;所述可控參考電流源的輸入端用于連接讀取啟動信號RDEN，所述可控參考電流源的的電源端連接電源VDD ;所述第二預置器的使能端用于連接讀取啟動信號RDEN，所述第二預置器的輸出正端與所述可控數據電流源的輸出端連接，輸出負端與所述可控參考電流源的輸出端連接；所述位線限流器的輸入端連接至所述可控數據電流源的輸出端，所述位線限流器的控制端用于連接限流控制信號CLMP，所述位線限流器的輸出端用于連接待讀取的磁存儲器中各個位選器的輸入端；所述參考限流器的輸入端連接至所述可控參考電流源的輸出端，所述參考限流器的控制端用于連接限流控制信號CLMP，所述參考限流器的輸出端用于連接待讀取的磁存儲器中參選器的輸入端；所述信號放大器的正相輸入端In連接至所述可控數據電流源的輸出端，所述信號放大器的使能端En用于連接讀操作控制信號SAEN，所述信號放大器的反相輸入端Inb連接至所述可控參考電流源的輸出端，所述信號放大器的讀取完成端Done用于輸出讀取完成信號，所述信號放大器的輸出端用于輸出讀取的信號。
[0015]作為本發明的一個實施例，信號放大器包括多路開關、選擇器、第一開關、完成觀別器、第一預置器、第二開關、第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6 ;所述第一晶體管Ml的一端與所述第一開關的第一輸出端Cl連接，所述第一晶體管Ml的另一端與所述第二晶體管M2的控制端連接，所述第一晶體管Ml的另一端還與所述第三晶體管M3的一端連接；所述第三晶體管M3的另一端與所述多路開關的第一輸出端c3連接，所述第三晶體管M3的控制端作為所述信號放大器的正相輸入端IN ;所述第二晶體管M2的一端與所述第一開關的第二輸出端c2連接，所述第二晶體管M2的另一端與所述第四晶體管M4的一端連接，所述第二晶體管M2的另一端還與所述第一晶體管Ml的控制端連接；所述第四晶體管M4的另一端與所述多路開關的第二輸出端c4連接，所述第四晶體管M4的控制端作為所述信號放大器的反相輸入端INB ;所述第五晶體管M5的一端與所述第二開關的第一輸出端c5連接，所述第五晶體管M5的另一端與所述第六晶體管M6的控制端連接，所述第六晶體管M6的一端與所述第二開關的第二輸出端c6連接，所述第六晶體管M6的另一端與所述第五晶體管M5的控制端連接；所述選擇器的第一輸入端、所述多路開關的第一控制端k2、所述第一開關的控制端kl和所述第一預置器的使能端en連接后作為所述信號放大器的信號使能端EN ;所述選擇器的第二輸入端、所述多路開關的第二控制端k3和所述完成甄別器的輸出端ο連接后作為所述信號放大器的Done端；所述第三晶體管M3的一端、所述第五晶體管M5的另一端、所述第一預置器的輸出正端ο和所述完成甄別器的第一輸入端enl連接后作為信號放大器的第一輸出端Dout ;所述第二晶體管M2的另一端、所述第五晶體管M6的另一端、所述第一預置器的輸出負端ob和所述完成甄別器的第二輸入端en2連接后作為信號放大器的第二輸出端