半導體存儲器件及其操作方法
【專利說明】半導體存儲器件及其操作方法
[0001]相關申請的交叉引用
[0002]本申請要求2014年2月6日向韓國專利局提交的申請號為10-2014-0013761的韓國專利申請的優先權，其全部內容通過引用合并于此。
技術領域
[0003]各個實施例總體而言涉及電子器件，且更具體而言，涉及一種半導體存儲器件及其操作方法。
【背景技術】
[0004]半導體存儲器件是通過使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)、磷化銦(InP)等的半導體材料實施的存儲器件。半導體存儲器件被分類成易失性存儲器件和非易失性存儲器件。
[0005]易失性存儲器件是當中斷電源時儲存的數據丟失的存儲器件。易失性存儲器件包括靜態隨機存取存儲器(SRAM)、動態RAM(DRAM)、同步DRAM (SDRAM)等。非易失性存儲器件是即使中斷電源也能保持儲存的數據的存儲器件。非易失性存儲器件包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、快閃存儲器、相變RAM (PRAM)、磁性RAM (MRAM)、阻變RAM (RRAM)、鐵電RAM (FRAM)等。快閃存儲器被分類成或非(NOR)型和與非(NAND)型。
[0006]快閃存儲器件可以被分類成存儲串水平地形成在半導體襯底上的二維半導體器件。快閃存儲器件也可以被分類成存儲串垂直地形成在半導體襯底上的三維半導體器件。
[0007]可以設計三維半導體器件來解決二維半導體器件的限制。這些限制可涉及二維半導體器件可以提供的集成度。這樣，三維半導體器件可以被設計成具有垂直地形成在半導體襯底上的多個存儲串。存儲串包括串聯耦接在位線和源極線之間的漏極選擇晶體管、存儲器單元和源極選擇晶體管。
【發明內容】
[0008]在一個實施例中，一種半導體存儲器件可以包括存儲器單元陣列，其具有多個存儲串，每個存儲串包括漏極選擇晶體管、多個漏極側存儲器單元、管道晶體管、多個源極側存儲器單元和源極選擇晶體管。所述半導體存儲器件還可以包括:外圍電路，其適用于將包括擦除驗證電壓的多個操作電壓提供至多個存儲串；以及控制邏輯部，其適用于控制外圍電路以在執行擦除驗證操作時，根據在多個漏極側存儲器單元和多個源極側存儲器單元中選中的存儲器單元與管道晶體管之間的距離，來調整施加至選中的存儲器單元的擦除驗證電壓的電壓電平。
[0009]在一個實施例中，一種半導體存儲器件可以包括存儲器單元陣列，其具有多個存儲串，每個存儲串包括漏極選擇晶體管、多個漏極側存儲器單元、管道晶體管、多個源極側存儲器單元和源極選擇晶體管。所述半導體存儲器件還可以包括:外圍電路，其適用于將包括擦除驗證電壓的多個操作電壓提供至存儲串；以及控制邏輯部，其適用于控制外圍電路以在執行讀取操作時，根據管道晶體管與在多個漏極側存儲器單元和多個源極側存儲器單元中選中的存儲器單元之間的距離，來調整施加至管道晶體管的管道晶體管操作電壓的電壓電平。
[0010]在一個實施例中，一種半導體存儲器件的操作方法可以包括以下步驟:在執行讀取操作時，施加讀取電壓至在存儲器單元串的多個存儲器單元中選中的存儲器單元，以及施加通過電壓至未選中的存儲器單元。所述操作方法還可以包括以下步驟:在選中的存儲器單元與源極選擇晶體管或漏極選擇晶體管相鄰時，施加第一電壓至存儲器單元串的管道晶體管；以及在選中的存儲器單元與管道晶體管相鄰時，施加第二電壓至管道晶體管。
【附圖說明】
[0011]圖1是說明表示根據一個實施例的半導體存儲器件的框圖。
[0012]圖2是說明表示根據一個實施例的半導體存儲器件的存儲器單元陣列的立體圖。
[0013]圖3是說明表示根據一個實施例的半導體存儲器件的存儲串的電路圖。
[0014]圖4是表示用于說明具有U形狀的溝道層的存儲串的器件的截面圖。
[0015]圖5是用于說明表示根據一個實施例的半導體存儲器件的擦除驗證操作的信號的波形圖。
[0016]圖6是用于說明表示根據一個實施例的半導體存儲器件的讀取操作的信號的波形圖。
[0017]圖7是說明表示包括圖1中所示的半導體存儲器件的存儲系統的框圖。
[0018]圖8是說明表不圖7中所不的存儲系統的應用實例的框圖。
[0019]圖9是說明表示包括參照圖8描述的存儲系統的計算系統的框圖。
【具體實施方式】
[0020]在下文中，將參照附圖更詳細地描述各種實施例。提供附圖以使得本領域技術人員理解本公開的實施例的范圍。然而，實施例可以采用不同的方式實施，而不應解釋為限于本文中所列的實施例。確切地說，提供這些實施例使得本公開充分與完整，并向本領域技術人員充分地傳達本發明的范圍。
[0021]在本說明書中，當一個元件被提及與另一個元件“耦接”時，其包括所述元件與另一個元件“直接耦接”，或者經由其它中間元件與另一個元件“間接耦接”。在本說明書中，當某個部件“包括”某個組件時，其意味著還可以包括另一個組件，而不排除其他組件，除非另有限定。
[0022]各個實施例可以涉及，例如但不限于，一種三維半導體存儲器件及其操作方法，其中當執行擦除驗證操作和讀取操作時可以改善存儲器單元的閾值電壓特性的惡化。
[0023]圖1是說明表示根據一個實施例的半導體存儲器件的框圖。
[0024]參見圖1，半導體存儲器件100可以包括存儲器單元陣列110、地址譯碼器120和讀取/寫入電路130。半導體存儲器件100還可以包括控制邏輯部140和電壓發生部分150。
[0025]存儲器單元陣列110可以包括多個存儲塊BLKl至BLKz。多個存儲塊BLKl至BLKz通過字線WL與地址譯碼器120耦接。多個存儲塊BLKl至BLKz通過位線BLl至BLm與讀取/寫入電路130耦接。多個存儲塊BLKl至BLKz中的每個可以包括多個存儲器單元。根據一個實施例，多個存儲器單元可以是非易失性存儲器單元。多個存儲器單元中與同一字線耦接的存儲器單元被定義為一頁。換言之，存儲器單元陣列110包括多個頁。
[0026]此外，存儲器單元陣列110中的多個存儲塊BLKl至BLKz中的每個可以包括多個存儲串。多個存儲串中的每個包括漏極選擇晶體管、多個漏極側存儲器單元和管道晶體管。多個存儲串中的每個還可以包括串聯耦接在位線和源極線之間的多個源極側存儲器單元和源極選擇晶體管。
[0027]地址譯碼器120、讀取/寫入電路130和電壓發生部分150可以作為用于驅動存儲器單元陣列110的外圍電路來操作。
[0028]地址譯碼器120通過字線WL與存儲器單元陣列110耦接。地址譯碼器120響應于控制邏輯部140的控制而操作。地址譯碼器120通過半導體存儲器件100中的輸入/輸出緩沖器(未示出)來接收地址ADDR。
[0029]地址譯碼器120在執行擦除驗證操作時，將接收的地址ADDR中的行地址譯碼，并根據譯碼的行地址將從電壓發生部分150中產生的驗證電壓Vverify、通過電壓Vpass、管道晶體管操作電壓PCG和多個操作電壓施加至存儲器單元陣列110中的多個漏極側存儲器單元、源極側存儲器單元、漏極選擇晶體管和源極選擇晶體管以及管道晶體管。此外，地址譯碼器120在執行讀取操作時，將接收的地址ADDR中的行地址譯碼，并根據譯碼的行地址將從電壓發生部分150中產生的讀取電壓Vread、通過電壓Vpass、管道晶體管操作電壓PCG和多個操作電壓施加至存儲器單元陣列110中的多個漏極側存儲器單元、源極側存儲器單元、漏極選擇晶體管和源極選擇晶體管以及管道晶體管。
[0030]當執行讀取操作時，地址譯碼器120將接收的地址ADDR中的列地址譯碼。地址譯碼器120將譯碼的列地址Yi傳送至讀取/寫入電路130。
[0031]半導體存儲器件100的讀取操作以頁為單位來執行。在請求讀取操作時接收的地址ADRR包括塊地址、行地址和列地址。地址譯碼器120根據塊地址和行地址來選擇一個存儲塊和一個字線。列地址由地址譯碼器120來譯碼，并被提供至讀取/寫入電路130。
[0032]地址譯碼器120可以包括塊譯碼器、行譯碼器、列譯碼器以及地址緩沖器等。
[0033]讀取/寫入電路130可以包括多個頁緩沖器PBl至PBm。多個頁緩沖器PBl至PBm通過位線BLl至BLm與存儲器單元陣列110耦接。多個頁緩沖器PBl至PBm中的每個感測存儲器單元陣列110中的位線BLl至BLm的電壓電平，并在執行擦除驗證操作時驗證存儲器單元是否被擦除。當執行讀取操作時，多個頁緩沖器PBl至PBm中的每個通過感測存儲器單元陣列Il0中的位線BLl至BLm的電壓電平來對儲存在存儲器單元中的數據進行感測和儲存。此外，在執行擦除驗證操作和讀取操作時，多個頁緩沖器PBl至PBm中的每個在感測位線BLl至BLm的電壓電平之前將位線BLl至BLm的電壓電平預充電。
[0034]讀取/寫入電路130響應于控制邏輯部140的控制而操作。
[0035]根據一個實施例，讀取/寫入電路130可以包括頁緩沖器(或頁寄存器)和列選擇電路等。
[0036]控制邏輯部140與地址譯碼器120、讀取/寫入電路130和電壓發生部分150耦接。控制邏輯部140通過半導體存儲器件100中的輸入/輸出緩沖器(未示出)來接收命令CMD。控制邏輯部140響應于命令CMD而控制半導體存儲器件100的整體操作。控制邏輯部140控制電壓發生部分150，在執行擦除驗證操作時根據選中的存儲器單元的位置來調整施加至選中的存儲器單元的驗證電壓Vverify的電壓電平，而在執行讀取操作時根據選中的存儲器單元的位置來調整施加至選中的存儲器單元的管道晶體管操作電壓PCG的電壓電平。當執行擦除驗證操作時，控制邏輯部140控制電壓發生部分150來將多個存儲器單元分類成多個存儲器單元組，并且產生用于每個存儲器單元組的不同的驗證電壓Vverify。控制邏輯部140控制電壓發生部分150來將多個存