電阻式存儲裝置、電阻式存儲裝置的操作方法
【技術領域】
[0001]本發明是關于一種存儲器裝置，且特別關于一種電阻式存儲裝置、電阻式存儲裝置的操作方法。
【背景技術】
[0002]隨著集成電路功能性的增加，對存儲器的需求亦隨之增加。設計者已著眼于減少存儲器元件的尺寸，并于單位區域內堆疊更多的存儲器元件，以達到更多的容量并使每位所需的成本更低。在最近幾十年中，由于光刻技術的進步，快閃存儲器已廣泛用作大容量且不昂貴的非易失性存儲器，其可在電源關閉時仍儲存數據。此外，快閃存儲器可通過三維(3D)交錯陣列來達到高密度，例如使用垂直NAND存儲單元堆疊。然而，已發現的是，快閃存儲器的尺寸微縮會隨成本增高而受限。
[0003]設計者正在尋找下一代的非易失性存儲器，例如磁阻式隨機存取存儲器(Magnetoresistive Random Access Memory,MRAM)、相變化隨機存取存儲器(Phase ChangeRandom Access Memory, PCRAM)、導電橋接式隨機存取存儲器(Conductive BridgingRandom Access Memory, CBRAM)及電阻式隨機存取存儲器(Resistive Random AccessMemory, RRAM)，以增加寫入速度及減少功耗。在上述種類的非易失性存儲器中，RRAM的結構簡單、且具有簡單的交錯陣列及可于低溫制造，使得RRAM具有最佳的潛力來取代現有的快閃存儲器。
[0004]雖然RRAM交錯陣列的結構簡單，但在制造上仍有許多問題待解決，特別是其3D交錯陣列。如無法形成3D交錯陣列，就高容量的數據儲存裝置來說，RRAM的每位成本有可能無法與3D NAND存儲器競爭。
[0005]此外，傳統的計算裝置，其工作存儲器(working memory)和儲存存儲器(storagememory)使用不同的存儲裝置(例如工作存儲器使用隨機存取存儲器，儲存存儲器使用快閃存儲器)，無法使得裝置尺寸有效的微縮。
【發明內容】
[0006]本發明要解決的技術問題為:提供一種電阻式存儲裝置、電阻式存儲裝置的操作方法，以解決上述問題。
[0007]本發明解決問題的技術方案為:提供一種電阻式存儲裝置，包括:一基底；一存儲單元陣列，包括沿基底表面垂直方向延伸的多個垂直結構；多個第一導線，其中上述第一導線中相鄰的兩第一導線間設置一絕緣層；一第一電阻轉換層和一第二電阻轉換層，設置于上述垂直結構的側壁上；多個第二導線，沿與上述第一導線垂直的方向延伸；其中存儲單元陣列包括多個存儲單元；其中上述存儲單元的第一部分施加一第一電壓，使第一部分的存儲單元作為工作存儲器，上述存儲單元的第二部分施加一第二電壓，使第二部分的存儲單元作為儲存存儲器。
[0008]本發明還提供一種電阻式存儲裝置，包括:一具有多個垂直結構的3D存儲單元陣列，3D存儲單元陣列的存儲單元位于上述垂直結構的側壁，上述存儲單元陣列的第一部分施加一第一電壓，使第一部分的存儲單元作為工作存儲器，上述存儲單元陣列的第二部分施加一第二電壓，使第二部分的存儲單元作為儲存存儲器。
[0009]本發明另提供一種電阻式存儲裝置的操作方法，包括:提供一具有多個垂直結構的3D存儲單元陣列，該3D存儲單元陣列的存儲單元位于上述垂直結構的側壁上；于上述3D存儲單元陣列的第一部分施加一第一電壓,使第一部分的3D存儲單元陣列作為一工作存儲器；及于上述3D存儲單元陣列的第二部分施加一第二電壓，使第二部分的3D存儲單元陣列作為一儲存存儲器。
[0010]此外，本發明電阻式存儲裝置的第一部分存儲單元在溫度為90°C?100°C的可靠度可大于1015，可作為一工作存儲裝置，且第二部分存儲單元有較佳的持久度，使其持久度足夠好可作為一儲存存儲裝置。
【附圖說明】
[0011]圖1顯示一由IDlR或ISlR存儲單元堆疊結構所形成的理想RRAM3D交錯陣列。
[0012]圖2A顯示本發明一實施例3D RRAM存儲單元結構立體示意圖。
[0013]圖2B顯示本發明一實施例3D RRAM存儲單元結構剖面圖。
[0014]圖3顯示本發明實施例的RRAM的電流對電壓圖。
[0015]圖4顯示本發明實施例電阻式存儲器裝置不同施加電壓下持久度與溫度的關系。
[0016]圖5顯示本發明實施例電阻式存儲器裝置不同設定電壓可靠度與溫度的關系。
[0017]圖6顯示本發明實施例存儲單元陣列配置示意圖。
[0018]符號說明:
[0019]12 ?導線；
[0020]104 ?導線；
[0021]106?水平軸；
[0022]108?圖案化金屬層；
[0023]110 ?方向；
[0024]300 ?基底；
[0025]301?電阻式存儲裝置；
[0026]302?第二導線；
[0027]304?第一導線；
[0028]306?第一絕緣層；
[0029]308?第二絕緣層；
[0030]310?第三絕緣層；
[0031]312?第一電阻轉換層；
[0032]314?第二電阻轉換層；
[0033]316?存儲單元；
[0034]316?存儲單元陣列；
[0035]704?第一部分存儲單元；
[0036]706?第二部分存儲單元；
[0037]708 ?位線；
[0038]710 ?字線；
[0039]712?第一控制電路；
[0040]714?第二控制電路；
[0041]716?第三控制電路；
[0042]718?第四控制電路。
【具體實施方式】
[0043]電阻式存儲裝置交錯陣列理論上可容許4F2的最小單元尺寸(其中F為最小元件尺寸)，且低溫制造工藝可容許存儲器陣列的堆疊達到前所未有的集成密度。然而，在IR結構中(僅具有一電阻元件)，會有潛行電流(sneak current)通過相鄰未被選擇的存儲單元，而嚴重地影響讀取邊境(read margin),且限制交錯陣列的最大尺寸低于64位。
[0044]此問題可通過增加非線性選擇裝置與這些電阻轉換元件串聯予以解決。例如，已發展出一二極管搭配一電阻(IDlR)、一選擇器搭配一電阻(ISlR)、一雙極結型晶體管搭配一電阻(IBJTlR)、一 MOSFET晶體管搭配一電阻(ITlR)等存儲單元結構。在上述存儲單元結構中，IBJTlR結構及ITlR結構過于復雜且需高溫制造工藝而較不適用，且互補式電阻轉換元件(CRS)存儲單元結構亦有破壞性讀出的問題。因此，IDlR結構及ISlR結構較適合3D交錯陣列的運用。
[0045]然而，IDlR及ISlR的3D交錯陣列仍不易于制造。IDlR及ISlR存儲單元結構基本上由一金屬-絕緣體-金屬-絕緣體-金屬(ΜΠΟΜ)結構形成。圖1顯示一由IDlR或ISlR存儲單元堆疊結構所形成的理想RRAM3D交錯陣列。IDlR及ISlR存儲單元結構的ΜΠΟΜ結構形成于導線102及104之間并沿一水平軸106延伸，此水平軸106垂直于導線102及104的側壁。然而，RRAM3D交錯陣列通常形成于半導體基材中。在形成導線102之后，光刻制造工藝僅能自方向I1進行。自方向110進行的光刻制造工藝可能無法形成如圖1所示的圖案化金屬層108，因而使得IDlR及ISlR存儲單元結構的3D交錯陣列無法被實際應用。
[0046]圖2A顯示本發明一實施例3D RRAM存儲單元結構立體示意圖。圖2B顯示本發明一實施例3D RRAM存儲單元結構剖面圖。本發明存儲單元為IR結構，不需中間金屬層，故RRAM3D交錯陣列可被制造。并且，由于在此所述的IR存儲單元結構具有自限流及自整流的特性，其亦可解決傳統RRAM3D交錯陣列的IR存儲單元的潛行電流的問題。
[0047]請參照圖2A和圖2B，此RRAM301可包含一組彼此平行的第一導線304及一組彼此平行的第二導線302。RRAM存儲單元316結構形成于這些彼此平行的第一導線304及彼此平行的第二導線302的交錯點之間。
[0048]在一實施例中，第一導線304可作為字線，第二導線302可為位線，或反之亦可。第一導線304及第二導線302的金屬元素可選自下列組成的族群:T1、Ta、N1、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、S1、Ge或前述的合金。例如，在一實施例中，第一導線304可為Ti層，且第二導線302可為Ta層。在另一實施例中，第一導線304可為Ta層，且第二導線302可為Ti層。
[0049]一第一絕緣層306可形成于基底300和第一導線304間，相鄰的第一導線304間形成第二絕緣層308。最上層的第一導線304上可形成一第三絕緣層310。在一些實施例中，第一絕緣層306、第二絕緣層308和第三絕緣層310為氧化硅、氮化硅或氮氧化硅。在另一些實施例中，第一絕緣層306、第二絕緣層308和第三絕緣層310可以為高介電常數材料，例如 Ta2O5' HfO2, HS1x、Al2O3' InO2, La203、ZrO2 或 TaO20 第一絕緣層 306、第二絕緣層 308 和第三絕緣層310可以為相同的材料，或在另一些實施例中包括不同的材料。
[0050]在一些實施例中，第一導線304、第一絕緣層306、第二絕緣層308和第三絕緣層310構成一垂直于基底300表面的垂直結構。本發明于圖2A和圖2B的實施例揭不于垂直結構中包括三層導線，但本發明不限于此，本發明可以包括更多導線(例如四層導線或更多)或更少導線的垂直結構(例如兩層導線或更少)。
[0051]第一電阻轉換層312和第二電阻轉換層314可形成于第一導線304和第一、第二和第三絕緣層306、308、310的側壁上。第一電阻轉換層312可由一具有第一能隙的絕緣體形成。第二電阻轉換層314可由一具有第二能隙的絕緣體形成，且第二能隙較第一能隙大。在一些實施例中，第一能隙及第二能隙可為約IeV至約9eV。在一些實施例中，第二能隙可較第一能隙大至少約0.5eVo
[0052]在一些實施例中，第一電阻轉換層312由T12形成，且第二電阻轉換層314由Ta2O5形成。在另一些實施例中,第一電阻轉換層312由Ta2O5形成,第二電阻轉換層314由HfO2形成。
[0053]在一些實施例中，第一電阻轉換層312可由沉積方法形成，例如