一種rram靈敏放大器的制造方法
【技術領域】
[0001]本發明涉及存儲器件領域，具體為一種RRAM靈敏放大器。
【背景技術】
[0002]阻變型隨機存儲器(RRAM)是一種新型的非易失性信息存儲技術，具有結構簡單、兼容標準CMOS工藝、低操作電壓、低功耗及高速讀寫等特點。其存儲信息單元是由一種金屬氧化物(例如CuOx，W0X，HfOx，T1x, ^(^等)實現的可變電阻。在不同的工作條件下，可變電阻表現出高阻態(例如:10Kohm)和低阻態(例如:1Kohm)的雙極記憶特性。
[0003]存儲信息讀取是將可變電阻的狀態(高阻態和低阻態)轉化成能為外部電路可識別的電平信號(低電平和高電平)。通常，一個存儲單元所能輸出的信號即電流和電壓很小；同時，這些信號往往具有較長的延時特性且不足于提供全擺幅的輸出信號。所以，為了提高存儲器的讀取速度，滿足存儲器內部其他外圍電路的需求，必須由靈敏放大器把小信號放大至全擺幅的高低電平。
[0004]現有的一種靈敏放大器原理圖如圖1所示，由存儲支路11、參考支路12、比較輸出電路13三部分組成。
[0005]存儲支路11將存儲單元中可變電阻的狀態(高阻態或低阻態)轉化成相應電壓信號Vmat，包含ITlR存儲單元111、包括放大器113和鉗位管114的電阻電流轉換電路與電流電壓轉換電路115。
[0006]參考支路12產生用于狀態對比的參考電壓Vref，由包括參考電流源121、讀使能開關122、參考放大器123和參考鉗位管124的電流匹配電路與電流電壓轉換電路125組成；
[0007]比較器13將mat和Vref進行比較，輸出可變電阻低、高阻態對應的標準邏輯高、低電平，由一個比較器131和一個與門132組成。
[0008]工作原理如圖2所示的傳統靈敏放大器的工作波形圖。
[0009](I)預充電階段(t0?t2):當讀使能信號EN_READ變高后，靈敏放大器首先進入預充電階段，存儲支路11對存儲支路全局位線BL_MG充電。由于存儲支路全局位線BL_MG上寄生的電阻電容較大，需要較長的時間(t0?tl)，Vmat電壓才穩定到目標值。而對于參考支路全局信號BL_RG，寄生電阻電容很小，Vref很快穩定到目標值。
[0010](2)比較階段(t2?t3): Vmat和Vref都穩定到其目標值后，比較器使能信號EN_COMP變高，輸出比較結果信號DQ_C0MP.
[0011](3)數據輸出階段(t3?t4):由于比較器需要一定的建立時間才能輸出穩定的比較結果信號DQ_C0MP，所以EN_DQ在EN_C0MP延遲一段時間后變高，輸出真正有效的數據信號DQ，直到t4時刻，整個讀取周期結束，即EN_READ變低。
[0012]雖然上述現有方案能成功實現對存儲單元的讀取功能，但是還存在以下缺點:1)數據讀取速度慢，主要是預充電階段(to?tl)時間較長，即Vmat穩定到目標值所用時間過長，導致整個數據讀取周期加長，進而影響存儲器的數據吞吐量下降；2)器件數較多(包含兩個運放，一個比較器及其他電路)，版圖面積大；特別對多字節(例如16Bytes)操作的存儲器，將需要較多的靈敏放大器(例如128個)，這樣芯片面積較大，芯片成本升高；3)工作電流大，假設每個放大器和比較器的工作電流為50uA，其他電路的工作電流為20uA，則一個靈敏放大器的工作電流約為170uA，對多字節(例如16Bytes)操作的存儲器而言，工作電流至少為128*170uA = 21.8mA ;同時，大的工作電流，增加芯片電源和地的寬度及設計難度；4)反饋環路較多(存儲支路和參考支路各含一個反饋環路)，系統不穩定性增加，設計實現難度也增大。
【發明內容】
[0013]針對現有技術中存在的問題，本發明提供一種數據讀取速度快，工作電流小及器件數少的RRAM靈敏放大器。
[0014]本發明是通過以下技術方案來實現:
[0015]一種RRAM靈敏放大器，包括，用于將存儲單元中可變電阻的狀態轉化成相應電壓信號Vmat的存儲支路；用于將參考電流轉換成相應參考電壓Vref的參考支路；用于將電壓信號Vmat和參考電壓Vref進行比較，輸出可變電阻低或高阻態對應的標準邏輯高或低電平的比較輸出電路；以及用于在預充電階段連通存儲支路和參考支路的預充電增強電路。
[0016]優選的，預充電增強電路由一個NMOS管或者傳輸門組成，柵極連接高電平有效的預充電增強電路使能信號ENH_PREQ，漏極和源極分別連接存儲支路全局位線BL_MG和參考支路局部位線BL_RL，或是連接參考支路全局位線BL_RG和存儲支路局部位線BL_ML。
[0017]優選的，存儲支路包括ITlR存儲單元、讀使能開關、電流電壓轉換管及由放大器和鉗位管組成的電阻電流轉換電路；ITlR存儲單元一端接位線BL，另一端接地，MOS開關管的柵極接字線WL ;讀使能開關由NMOS管組成，接在存儲支路全局位線BL_MG和存儲支路局部位線BL_ML之間，柵極受讀取使能EN_READ控制；電阻電流轉換電路中放大器的正向輸入端接鉗位參考電壓Vclamp，反向輸入端接存儲支路局部位線BL_ML，輸出端Vlimit_mat接在鉗位管的柵極，鉗位管的源極和漏極分別接存儲支路局部位線BL_ML和電壓信號Vmat ;電流電壓轉換管由二極管連接的PMOS管組成，柵極和漏極均接電壓信號Vmat，源極接電源VDD0
[0018]進一步，參考支路包括參考電流源、讀使能開關、參考鉗位管及電流電壓轉換管；參考電流源一端接參考支路全局位線BL_RG，另一端接地；讀使能開關源極和漏極分別接參考支路全局位線BL_RG和參考支路局部位線BL_RL，柵極受讀使能信號EN_READ控制；參考鉗位管的源極和漏極分別接參考支路局部位線BL_RL和參考電壓Vref，柵極受放大器的輸出端Vlimit_mat控制；電流電壓轉換管由二極管連接的PMOS管組成，柵極和漏極均接參考電壓Vref，源極接電源VDD。
[0019]優選的，比較輸出電路由比較器和與門組成；比較器的正向輸入端接參考電壓Vref,反向輸入端接電壓信號Vmat，輸出信號DQ_C0MP和使能信號EN_C0MP分別接入到與門的兩個輸入端接，輸出信號DQ。
[0020]與現有技術相比，本發明具有以下有益的技術效果:
[0021]本發明能夠成功實現對RRAM存儲單元中可變電阻狀態讀取功能；通過預充電增強功能，縮短預充電階段的時間，從而縮短整個數據讀取周期，加快數據讀取速度，進而提高了存儲器的數據吞吐量。從仿真驗證的結果看，本發明方案數據讀取周期比傳統方案的數據讀取周期(例如10nS)縮短1nS?15nS。
[0022]進一步的，在保證功能性能不變的情況下，比現有技術中的方案減少了一個運放，其版圖面積也會減小；特別針對多字節(例如16Bytes)操作的存儲器(包含18*8 = 128個靈敏放大器)，需要的芯片面積縮小，芯片成本降低。同時還大大降低了工作電流，假設每個放大器和比較器的工作電流為50uA，其他電路的工作電流為20uA，則一個靈敏放大器的工作電流約為120uA ;對多字節(如16Bytes)操作的存儲器而言，其功耗將會減小，即為128*120uA = 15.4mA ;同時，存儲器的電源和地的版圖布線寬度及設計難度在一定程度上得以降低減小。
[0023]更進一步的，在參考支路中不設置運放，只在存儲支路設置一個運放，則由放大器和鉗位管組成了一個反饋環路，同時鉗位住存儲支路和參考支路的全局及局部位線；對于僅含一個反饋環路的系統，系統不穩定性減小，更易于設計實現。
【附圖說明】
[0024]圖1為傳統靈敏放大器的原理圖。
[0025]圖2為傳統靈敏放大器工作波形圖。
[0026]圖3為本發明靈敏放大器的原理圖。
[0027]圖4為本發明靈敏放大器的工作波形圖。
[0028]圖5a為放大器具體實例電路圖。
[0029]圖5b為比較器具體實例電路圖。
[0030]圖中:存儲支路11，參考支路12，比較輸出電路13，預充電增強電路14，ITlR存儲單元111，讀使能開關112，放大器113，鉗位管114，電流電壓轉換管115，參考電流源121，參考支路讀使能開關122，，參考支路鉗位管124，參考支路電流電壓轉換管125，比較器131，與門 132。
【具體實施方式】
[0031]下面結合具體的實施例對本發明做進一步的詳細說明，所述是對本發明的解釋而不是限定。
[0032]如圖3所示為本發明一種RRAM靈敏放大器，如圖3所示，其包括存儲支路11、參考支路12、比較輸出電路13和預充電增強電路14四部分。存儲支路11的功能是將存儲單元中