應用于nvm芯片的失效位圖分析方法
【技術領域】
[0001]本發明涉及集成電路制造領域，特別是涉及集成電路芯片的失效分析，更具體地說，是涉及因NVM存儲單元陣列Erase或P1gram動作所用的HV電壓信號異常導致的存儲器陣列全部存儲單元失效的失效分析。
【背景技術】
[0002]NVM (Non-Volatile Memory，非揮發性存儲器)芯片失效分析的常用技術手段是使用失效位圖定位(Bitmap)，該方法是利用測試儀獲取存儲器芯片存儲單元的失效地址，建立物理地址位圖映射，從而在失效芯片上定位故障的物理位置，然后進行相應的失效機理分析和失效物理分析。
[0003]此方法適用于能夠通過常規功能測試獲得存儲單元特征失效地址的分析，但是在一些情況下，缺陷可能導致存儲器單元陣列中的關鍵信號電位整體異常，使得對NVM芯片進行測試時，Read (讀取)的結果是整個存儲單元陣列中的所有存儲器單元均失效，這樣就無法獲得與失效缺陷位置相關的有效特征地址信息，即無法獲得有效的失效位圖信息，那么就無法進一步對缺陷位置進行機理分析和物理定位。
[0004]通過對造成NVM芯片中所有存儲單元Read失效的原因進行分析，可將失效原因分為兩種主要類型，一種是缺陷落在存儲器單元陣列外的外圍電路區域導致電路功能故障，另一種是缺陷落在存儲單元陣列區域內，引起存儲單元陣列的HV (Erase/Program高電壓)信號網絡電位異常，從而導致所有存儲單元的Erase (擦除)或Program (編程)功能失效。對于這兩種失效類型，采用常規測試位圖分析方法無法形成有效的可供分析的位圖信息，因此無法應用位圖分析方法對其作進一步的失效機理分析和缺陷定位分析。
【發明內容】
[0005]本發明要解決的技術問題是提供一種應用于NVM芯片的失效位圖分析方法，它可以提高位圖分析定位的有效性和適用范圍。
[0006]為解決上述技術問題，本發明的應用于NVM芯片的失效位圖分析方法，該方法從芯片外部由具有位圖分析功能的測試儀輸入HV信號，測試芯片的擦除、編程、讀取功能，用位圖分析方法進行分析，存儲單元陣列中，缺陷附近的行或列在位圖中表現為讀取錯誤，遠離缺陷的行或列在位圖中表現為讀取正確，根據位圖反映的缺陷特征信息分析失效機理和定位失效位置。
[0007]本發明通過改進常規的失效位圖分析方法，將HV信號由芯片內部Pump電路模塊產生改為由芯片外部測試儀輸入，從而在NVM存儲陣列全部存儲單元Read失效的情況下，得到了失效芯片的具有缺陷特征的位圖信息，解決了常規位圖分析方法面對因制造缺陷引致的NVM存儲單元陣列全部單元失效而無法獲得具有特征失效位圖信息的問題，并大大提高了位圖分析定位的有效性和適用范圍。
【附圖說明】
[0008]圖1是芯片設計示意圖。
[0009]圖2是全部存儲單元Read失效位圖。
[0010]圖3是全部存儲單元Read正常位圖。
[0011]圖4是四種常見失效特征位圖。
【具體實施方式】
[0012]為對本發明的技術內容、特點與功效有更具體的了解，現結合附圖，詳述如下:
[0013]針對造成NVM芯片中所有存儲單元Read失效的后一種情況，通過對NVM電路原理及實際失效案例的分析，發現Erase/Program動作中所使用的HV電壓是NVM芯片存儲單元區最易受缺陷影響的關鍵信號，當制造工藝缺陷落在存儲單元區時，常常會導致HV電壓信號與其他電位信號間發生短路而產生漏電流。同時，由于HV信號通常由內部Pump (升壓)電路模塊產生，其電流驅動能力較小，當短路造成的漏電流值大于其驅動能力時，便會拉低Pump電路模塊的輸出電壓幅度，使得共享其輸出的整個存儲單元區域的HV信號網絡連線上的電壓幅度無法滿足存儲單元進行Erase/Program操作所需的電壓值，從而造成芯片內所有存儲單元的Erase/Program失效,進而表現為Read失效,采用常規位圖分析方法便無法得到能反映缺陷特征的位圖信息。但是，如果我們能夠從芯片外部由測試儀輸入一個HV信號取代芯片內部的Pump HV信號，由于測試儀提供的HV信號的驅動能力強于芯片內部漏電流，其施加在HV信號網絡上的電位總體能保持其輸入幅值。但由于芯片內HV信號通路上通路電阻的存在，短路漏電流在HV通路上形成電壓分壓，從而越靠近缺陷短路位置，其電位越低，可能使得靠近缺陷位置的HV信號幅度仍不能滿足Erase/Program操作成功的要求。在這種情況下去測試芯片的Erase/Program/Read功能并采用位圖分析方法進行分析，則會在位圖中表現為存儲單元陣列中缺陷附近的行或列Read錯誤，遠離缺陷點的行/列則Read正確。通過這種方法，我們就能夠獲得具有缺陷特征的位圖信息。
[0014]基于上述原理，本發明提出了一種改進的位圖分析方法，包括以下步驟:
[0015]步驟I,在芯片設計階段,將存儲單元Erase/Program動作使用的HV信號通過連接通路引出到芯片HV測試管腳，如圖1所示。
[0016]步驟2,通過測試儀對失效芯片進行Erase、Program及Read操作,確定芯片功能異常動作是Erase還是Program操作。同時,采用以下操作確認失效對象芯片失效情況滿足本方法的兩個適用性特征:
[0017]I)在Read操作中進行位圖測試分析，確認芯片具有存儲單元全部失效，無法呈現特征失效位圖的特征，如圖2所示。
[0018]2)將功能異常動作過程中的HV信號電壓幅值測量出來，確認HV信號存在電壓幅值偏低異常的特征。
[0019]步驟3，使用常規方式對失效芯片進行存儲數據背景設置，即如果異常操作對象動作是Erase時,則對芯片進行常規Program操作，如果異常操作對象動作是Program時,則對芯片進行常規Erase操作。
[0020]步驟4，數據背景設置完成后，通過測試儀對失效芯片的HV信號測試管腳施加一個與設計規格對應的HV電壓值，在此條件下對芯片進行所述功能異常動作的測試操作，即Erase或Program，然后對芯片進行Read操作并采用位圖測試方法獲得位圖信息。
[0021]步驟5，如果步驟4中獲得的位圖仍然無法呈現特征失效位圖信息，則需要調整步驟4所述的外加HV電壓值，并重新進行步驟3和步驟4所述的測試過程，直至獲得的位圖
息能夠呈現缺陷特質失效特征(如圖4)。
[0022]改變外加HV電壓的具體方法是:當前次位圖呈現為全部存儲單元失效時(如圖2)，則在前次HV電壓基礎上增加外加HV電壓值；當前次位圖呈現為全部存儲單元正常時(如圖3)，則在前次HV電壓基礎上降低外加HV電壓值。
[0023]步驟6，根據獲得的具有缺陷特征的位圖信息(如圖4)，進行進一步的失效機理分析和失效定位。