奇偶校驗碼的解碼方法、存儲器儲存裝置及控制電路單元的制作方法
【技術領域】
[0001] 本發明是有關于一種解碼方法，且特別是有關于一種奇偶校驗碼的解碼方法、存 儲器儲存裝置及控制電路單元。
【背景技術】
[0002] 數字相機、移動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲 存媒體的需求也急速增加。由于可復寫式非揮發性存儲器模塊(例如，快閃存儲器）具有數 據非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建于上述所舉例的各 種便攜式多媒體裝置中。
[0003] -般來說，欲被寫入至可復寫式非揮發性存儲器模塊的數據會先經過一個錯誤校 正碼的編碼程序，并且數據從可復寫式非揮發性存儲器模塊中被讀取以后會經過解碼程 序。在一些類型的錯誤校正碼中會使用一個奇偶校驗矩陣來編碼或是解碼。若一個碼字的 長度越大，則此奇偶校驗矩陣的大小也會越大，而越大的奇偶校驗矩陣也會增加矩陣相關 運算的復雜度。因此，如何減少編碼或是解碼時的復雜度，為此領域技術人員所關心的議 題。
【發明內容】
[0004] 本發明提供一種奇偶校驗碼的解碼方法、存儲器儲存裝置及控制電路單元，可以 減少解碼電路的復雜度。
[0005] 本發明一范例實施例提出一種奇偶校驗碼的解碼方法，包括：從可復寫式非揮發 性存儲器模塊中讀取屬于奇偶校驗碼的一碼字，其中該碼字包括多個第一信息位元與多個 第一奇偶位元；對第一信息位元進行奇偶校驗碼的編碼程序以產生多個第二奇偶位元；以 及根據第一奇偶位元與第二奇偶位元產生對應該碼字的多個校驗子，其中這些校驗子是用 以判斷該碼字是否為有效的碼字。
[0006] 在一范例實施例中，上述的奇偶校驗碼對應至一奇偶校驗矩陣與一產生矩陣。所 述對第一信息位元進行奇偶校驗碼的編碼程序以產生第二奇偶位元的步驟包括：將第一信 息位元所形成的向量與產生矩陣相乘以產生第二奇偶位元，使得奇偶校驗矩陣乘上第一信 息位元與第二奇偶位元所形成的向量的結果是零向量。
[0007] 在一范例實施例中，在讀取碼字的步驟之前，所述的解碼方法還包括：將多個第二 信息位元所形成的向量與產生矩陣相乘以產生所述的碼字；以及將此碼字寫入至可復寫式 非揮發性存儲器模塊。
[0008] 在一范例實施例中，奇偶校驗矩陣包括一信息部分矩陣與一奇偶部分矩陣。所述 根據第一奇偶位元與第二奇偶位元產生對應碼字的校驗子的步驟包括：將第一奇偶位元所 形成的向量與第二奇偶位元所形成的向量相加以產生第一向量；將奇偶部分矩陣與第一向 量相乘以產生對應碼字的校驗子。
[0009] 在一范例實施例中，奇偶校驗矩陣的維度是m-乘-n，信息部分矩陣的維度是 m-乘-(n-k)，并且奇偶部分矩陣的維度是m-乘-k，其中m，n，與k為正整數。上述碼字的 長度為η位元，校驗子的長度為m位元，并且第一奇偶位元的長度為k位元。
[0010] 在一范例實施例中，上述的奇偶校驗碼為一低密度奇偶校驗碼。
[0011] 本發明一范例實施例提出一種一種存儲器儲存裝置，包括：連接接口單元、可復寫 式非揮發性存儲器模塊與存儲器控制電路單元。連接接口單元是用以電性連接至主機系 統。可復寫式非揮發性存儲器模塊包括多個實體抹除單元。存儲器控制電路單元是電性連 接至連接接口單元與可復寫式非揮發性存儲器模塊，用以從可復寫式非揮發性存儲器模塊 中讀取屬于奇偶校驗碼的碼字。此碼字包括多個第一信息位元與多個第一奇偶位元。存儲 器控制電路單元也用以對第一信息位元進行奇偶校驗碼的一編碼程序以產生多個第二奇 偶位元，并且根據第一奇偶位元與第二奇偶位元產生對應碼字的多個校驗子。這些校驗子 是用以判斷碼字是否為有效的碼字。
[0012] 在一范例實施例中，上述的奇偶校驗碼對應至一奇偶校驗矩陣與一產生矩陣。所 述存儲器控制電路單元對第一信息位元進行奇偶校驗碼的編碼程序以產生第二奇偶位元 的操作包括：存儲器控制電路單元將第一信息位元所形成的向量與產生矩陣相乘以產生第 二奇偶位元，使得奇偶校驗矩陣乘上第一信息位元與第二奇偶位元所形成的向量的結果是 零向量。
[0013] 在一范例實施例中，上述的存儲器控制電路單元還用以將多個第二信息位元所形 成的向量與產生矩陣相乘以產生所述的碼字，并且將此碼字寫入至可復寫式非揮發性存儲 器模塊。
[0014] 在一范例實施例中，上述的奇偶校驗矩陣包括一信息部分矩陣與一奇偶部分矩 陣。所述存儲器控制電路單元根據第一奇偶位元與第二奇偶位元產生對應碼字的校驗子的 操作包括：存儲器控制電路單元將第一奇偶位元所形成的向量與第二奇偶位元所形成的向 量相加以產生第一向量，并且將奇偶部分矩陣與第一向量相乘以產生對應碼字的校驗子。
[0015] 本發明一范例實施例提出一種存儲器控制電路單元，用于控制一可復寫式非揮發 性存儲器模塊。該存儲器控制電路單元包括主機接口、存儲器接口、存儲器管理電路、以及 錯誤校驗與校正電路。主機接口是用以電性連接至主機系統。存儲器接口是用以電性連接 至該可復寫式非揮發性存儲器模塊。存儲器管理電路是電性連接至該主機接口與該存儲器 接口，用以從可復寫式非揮發性存儲器模塊中讀取屬于奇偶校驗碼的一碼字。此碼字包括 多個第一信息位元與多個第一奇偶位元。錯誤校驗與校正電路包括編碼電路與解碼電路。 編碼電路用以對第一信息位元進行奇偶校驗碼的編碼程序以產生多個第二奇偶位元。解碼 電路用以根據第一奇偶位元與第二奇偶位元產生對應該碼字的多個校驗子。這些校驗子是 用以判斷該碼字是否為有效的碼字。
[0016] 在一范例實施例中，上述的奇偶校驗碼對應至一奇偶校驗矩陣與一產生矩陣。編 碼電路用以將上述的第一信息位元所形成的向量與產生矩陣相乘以產生第二奇偶位元，使 得奇偶校驗矩陣乘上第一信息位元與第二奇偶位元所形成的向量的結果是零向量。
[0017] 在一范例實施例中，上述的編碼電路還用以將多個第二信息位元所形成的向量與 產生矩陣相乘以產生碼字。存儲器管理電路還用以將碼字寫入至可復寫式非揮發性存儲器 模塊。
[0018] 在一范例實施例中，上述的奇偶校驗矩陣包括信息部分矩陣與奇偶部分矩陣。所 述解碼電路據第一奇偶位元與第二奇偶位元產生對應碼字的校驗子的操作包括：解碼電路 將第一奇偶位兀所形成的向量與第二奇偶位兀所形成的向量相加以產生一第一向量，并且 將奇偶部分矩陣與第一向量相乘以產生對應該碼字的校驗子。
[0019] 基于上述，在本發明范例實施例提出的解碼方法、存儲器儲存裝置與存儲器控制 電路單元中，由于編碼電路會被重復利用，因此解碼電路的復雜度可以被減少。
[0020] 為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳 細說明如下。
【附圖說明】
[0021] 圖IA是根據一范例實施例所示出的主機系統與存儲器儲存裝置；
[0022] 圖IB是根據一范例實施例所示出的電腦、輸入/輸出裝置與存儲器儲存裝置的示 意圖；
[0023] 圖IC是根據一范例實施例所示出的主機系統與存儲器儲存裝置的示意圖；
[0024] 圖2是示出圖IA所示的存儲器儲存裝置的概要方塊圖；
[0025] 圖3是根據一范例實施例所示出的存儲器控制電路單元的概要方塊圖；
[0026] 圖4是根據一范例實施例示出編碼與解碼的示意圖；
[0027] 圖5是根據一范例實施例示出奇偶校驗碼的解碼方法的流程。
[0028] 附圖標記說明：
[0029] 1000 ：主機系統；
[0030] 1100 ：電腦；
[0031] 1102 ：微處理器；
[0032] 1104 ：隨機存取存儲器；
[0033] 1106 ：輸入/輸出裝置；
[0034] 1108 ：系統總線；
[0035] 1110:數據傳輸接口；
[0036] 1202 ：鼠標；
[0037] 1204 :鍵盤；
[0038] 1206 ：顯示器；
[0039] 1208 ：打印機；
[0040] 1212 ：隨身碟；
[0041] 1214 ：記憶卡；
[0042] 1216 ：固態硬盤；
[0043] 1310 ：數字相機；
[0044] 1312 ： SD 卡；
[0045] 1314 ： MMC 卡；
[0046] 1316 ：記憶棒；
[0047] 1318 ： CF 卡；
[0048] 1320 ：嵌入式儲存裝置；
[0049] 100 ： 存儲器儲存裝置；
[0050] 102 ： 連接接口單元；
[0051] 104： 存儲器控制電路單元；
[0052] 106： 可復寫式非揮發性存儲器模塊；
[0053] 304(0)~304 (R):實體抹除單元；
[0054] 202 ： 存儲器管理電路；
[0055] 204 ：主機接口；
[0056] 206 ： 存儲器接口；
[0057] 252 ： 緩沖存儲器；
[0