行譯碼電路以及存儲器的制造方法
【技術領域】
[0001]本發明涉及電路設計技術領域，特別是涉及一種行譯碼電路以及存儲器。
【背景技術】
[0002]作為一種集成電路存儲器件，閃存具有電可擦寫存儲信息的功能，因此，閃存被廣泛應用于如便攜式電腦、手機、數碼音樂播放器等電子產品中。閃存需要將存儲單元以適合本身操作的陣列進行排布，每一存儲單元都用來儲存單一位的數據。
[0003]圖1為現有技術中閃存中存儲單元的示意圖，圖2為現有技術中閃存中存儲單元的陣列示意圖。所述閃存包括多個呈陣列排布的存儲單元，以及用于選擇所述存儲單元并提供驅動信號的多條位線(BL0、BL1、BL2、BL3.....BLm)、字線(WL)以及控制柵(例如CG0、
CGl等等)。如圖1所示，每一存儲單元包括兩個存儲位，第一存儲位A和第二存儲位B，以及兩個存儲位共用的字線，每一存儲位包括一位線和一控制柵極。在圖2中，畫出了兩條控制柵:控制柵CGO和控制柵CGl，但是，在實際的閃存的，還可以包括更多的控制柵(例如CGO、CG1、CG2、CG3、...、CGn等等)，此為本領域的公知常識，在此不作贅述。
[0004]在現有技術中，通過如圖3所示的行譯碼電路I對各個控制柵提供負壓。如圖3所示，所述行譯碼電路I包括第一邏輯譯碼電路110、第一負壓電平移位器120以及n+1個控制柵譯碼電路130 (控制柵譯碼電路130/0、控制柵譯碼電路130/1.....控制柵譯碼電路
130/n)，控制柵譯碼電路130/0、控制柵譯碼電路130/1.....控制柵譯碼電路130/n分別向控制柵CGO、CG1、CG3、...、CGn提供負壓。
[0005]如圖4所示，現有的控制柵譯碼電路130包括第一 NMOS晶體管N1、第一 PMOS晶體管Pl以及第二 NMOS晶體管N2，所述第一 NMOS晶體管NI的柵極輸入一選擇信號SEL，所述第一 PMOS晶體管Pl的柵極輸入所述選擇信號SEL的反信號SELb，所述第一 PMOS晶體管Pl的源極通過一第一節點a連接所述第一 NMOS晶體管NI的源極；所述第二 NMOS晶體管N2的柵極輸入所述反信號，所述第二 NMOS晶體管N2的源極通過一第二節點b連接所述第一 PMOS晶體管Pl的漏極，所述第二 NMOS晶體管N2的漏極接地。所述第一節點a用于連接第一負壓電平移位器120，所述第二節點b用于向控制柵提供負壓。
[0006]在對圖1所示的存儲單元中第一存儲位A進行擦除操作時，字線WL上需施加正壓(例如8V的電壓)，位線CGO和位線CGl上需施加負壓(例如-7V的電壓)。然而，控制柵
CGUCG2.....CGn具有負載，控制柵CGO上的負載較小，控制柵譯碼電路130/0的第二節點
b的負壓的電壓轉換速率(slew rate，即電壓從OV或正壓下降到-7V負壓的速率)不易控制，對存儲單元的可靠性帶來影響。
【發明內容】
[0007]本發明的目的在于，提供一種行譯碼電路以及存儲器，可以為控制柵提供電壓轉換速率可控的負壓。
[0008]為解決上述技術問題，本發明提供一種行譯碼電路，用于向一存儲器的第0、1、2、...或η行控制柵提供電壓，所述行譯碼電路包括n+1個控制柵譯碼電路和限流偏置電路，η為大于2的自然數；
[0009]所述限流偏置電路包括第一鏡像NMOS晶體管和阻性元件，所述第一鏡像NMOS晶體管的源極輸入一輸入電壓，所述第一鏡像NMOS晶體管的柵極和漏極連接，所述第一鏡像NMOS晶體管的漏極串聯所述阻性元件，所述第一鏡像NMOS晶體管的柵極輸出一偏置信號；
[0010]每個所述控制柵譯碼電路包括:
[0011]第一 NMOS晶體管，所述第一 NMOS晶體管的柵極輸入一選擇信號；
[0012]第一 PMOS晶體管，所述第一 PMOS晶體管的柵極輸入所述選擇信號的反信號，所述第一 PMOS晶體管的源極通過一第一節點連接所述第一 NMOS晶體管的源極；
[0013]第二 NMOS晶體管，所述第二 NMOS晶體管的柵極輸入所述反信號，所述第二 NMOS晶體管的源極通過一第二節點連接所述第一 PMOS晶體管的漏極，所述第二 NMOS晶體管的漏極接地；以及
[0014]第二鏡像NMOS晶體管，所述第二鏡像NMOS晶體管的柵極接受所述偏置信號，所述第二鏡像NMOS晶體管的源極連接所述第一 NMOS晶體管的漏極，所述第二鏡像NMOS晶體管的漏極連接所述第二節點；
[0015]其中，所述第二節點用于向第0、1、2、...或η行所述控制柵提供電壓。
[0016]進一步的，所述行譯碼電路還包括第一邏輯譯碼電路和第一負壓電平移位器，所述第一邏輯譯碼電路連接所述第一負壓電平移位器的一端，所述第一負壓電平移位器的另一端分別連接每個所述控制柵譯碼電路的第一節點，所述第一負壓電平移位器輸入所述輸入電壓。
[0017]進一步的，所述行譯碼電路包括一個所述第一邏輯譯碼電路和所述第一負壓電平移位器，一個所述第一負壓電平移位器分別連接n+1個所述控制柵譯碼電路的第一節點。
[0018]進一步的，所述行譯碼電路還包括第二邏輯譯碼電路和第二負壓電平移位器，所述第二邏輯譯碼電路連接所述第二負壓電平移位器的一端，所述第二負壓電平移位器的輸出端分別輸出所述選擇信號和反信號，所述第二負壓電平移位器輸入所述輸入電壓。
[0019]進一步的，所述行譯碼電路包括一個所述第二邏輯譯碼電路和所述第二負壓電平移位器，一個所述第二負壓電平移位器分別向n+1個所述控制柵譯碼電路提供所述選擇信號和反信號。
[0020]進一步的，n+1個所述控制柵譯碼電路的第二節點分別向第0、1、2、...η行所述控制柵提供電壓。
[0021]進一步的，所述行譯碼電路包括一個所述限流偏置電路，一個所述限流偏置電路分別向n+1個所述控制柵譯碼電路提供所述偏置信號。
[0022]進一步的，所述阻性元件包括一電阻和第三NMOS晶體管，所述電阻的一端連接所述第一鏡像NMOS晶體管的漏極，所述電阻的另一端連接所述第三NMOS晶體管的源極，所述第三NMOS晶體管的柵極輸入一使能信號，所述第三NMOS晶體管的漏極接地。
[0023]根據本發明的另一面，本發明還提供一種存儲器，包括陣列的存儲單元，還包括如上任一項所述的行譯碼電路。
[0024]進一步的，所述存儲器為閃存。
[0025]與現有技術相比，本發明提供的行譯碼電路以及存儲器具有以下優點:
[0026]在本發明提供的行譯碼電路以及存儲器中，所述限流偏置電路包括第一鏡像NMOS晶體管和阻性元件，所述第一鏡像NMOS晶體管的源極輸入一輸入電壓，所述第一鏡像NMOS晶體管的柵極和漏極連接，所述第一鏡像NMOS晶體管的漏極串聯所述阻性元件，所述第一鏡像NMOS晶體管的柵極輸出一偏置信號，所述第二鏡像NMOS晶體管的柵極接受所述偏置信號，所述第二鏡像NMOS晶體管的源極連接所述第一 NMOS晶體管的漏極，所述第二鏡像NMOS晶體管的漏極連接所述第二節點，所述第一鏡像NMOS晶體管和第二鏡像NMOS晶體管形成一個電流鏡，流過所述第二鏡像NMOS晶體管的電流和流過所述第一鏡像NMOS晶體管的電流呈比例，流過所述第一鏡像NMOS晶體管的電流可控，從而使得流過所述第二鏡像NMOS晶體管的電流可控。
【附圖說明】
[0027]圖1為現有技術中閃存中存儲單元的示意圖；
[0028]圖2為現有技術中閃存中存儲單元的陣列示意圖；
[0029]圖3為現有技術中行譯碼電路的示意圖；
[0030]圖4為現有技術中控制柵譯碼電路的示意圖；
[0031]圖5為本發明一實施例中行譯碼電路的示意圖；
[0032]圖6為本發明一實施例中控制柵譯碼電路的示意圖；
[0033]圖7為本發明一實施例中第二邏輯譯碼電路和第二負壓電平移位器的示意圖。
【具體實施方式】
[0034]下面將結合示意圖對本發明的行譯碼電路以及存儲器進行更詳細的描述，其中表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然實現本發明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發明的限制。
[0035]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發明由于不必要的細節而混亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規工作。
[0036]在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
[0037]本發明的核心思想在于，提供一種行譯碼電路以及存儲器，用于向一存儲器的第0、1、2、...或η行控制柵提供電壓，所述行譯碼電路包括n+1個控制柵譯碼電路和限流偏置電路，η為大于2的自然數；所述限流偏置電路包括第一鏡像NMOS晶體管和阻性元件，所述第一鏡像NMOS晶體管的源極輸入一輸入電壓，所述第一鏡像NMOS晶體管的柵極和漏極連接，所述第一鏡像NMOS晶體管的漏極串聯所述阻性元件，所述第一鏡像NMOS晶體管的柵極輸出一偏置信號；每個所述控制柵譯碼電路包括:第一 NMOS晶體管，所述第一 NMOS晶體管的柵極輸入一選擇信號；第一 PMOS晶體管，所述第一 PMOS晶體管的柵極輸入所述選擇信號的反信號，所述第一 PMOS晶體管的源極通過一第一節點連接所述第一 NMOS晶體管的源極；第二 NMOS晶體管，所述第二 NMOS晶體管的柵極輸入所述反信號，所述第二 NMOS晶體管的源極通過一第二節點連接所述第一 PMOS晶體管的漏極，所述第二 NMOS晶體管的漏極接地；以及第二鏡像NMOS晶體管，所述第二鏡像NMOS晶體管的柵極接受所述偏置信號，所述第二鏡像NMOS晶體管的源極連接所述第一 NMOS晶體管的漏極，所述第二鏡像NMOS晶體管的漏極連接所述第二節點；其中，所述第二節點用于向第0、1、2、...或η行所述控制柵提供電壓。
[0038]所述第一鏡像NMOS晶體管和第二鏡像NMOS晶體管形成一個電流鏡，流過所述第二鏡像NMOS晶體管的電流和流過所述第一鏡像NMOS晶體管的電流呈比例，流過所述第一鏡像NMOS晶體管的電流可控，從而使得流過所述第二鏡像NMOS晶體管的電流可控。
[0039]以下請參考圖5-圖7來具體說明本實施例的行譯碼電路以及存儲器，圖5為本發明一實施例中行譯碼電路的示意圖；圖6為本發明一實施例中控制柵譯碼電路的示意圖；